chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

動(dòng)態(tài)更改UltraScale/UltraScale+ GTH/GTY收發(fā)器線速率設(shè)置的方法

YCqV_FPGA_EETre ? 來(lái)源:FPGA開(kāi)發(fā)圈 ? 2020-09-03 10:04 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本篇博文主要講解了動(dòng)態(tài)更改 UltraScale/UltraScale+ GTH/GTY 收發(fā)器線速率設(shè)置的方法。

您是否曾想過(guò)要使用 UltraScale/UltraScale+ GTH/GTY 收發(fā)器來(lái)動(dòng)態(tài)更改線速率設(shè)置?

有許多客戶會(huì)將 GTH/GTY 收發(fā)器用于其自己的通信協(xié)議,因此詢問(wèn)我們?nèi)绾尾拍苁褂檬瞻l(fā)器來(lái)更改線速率。

在 Vivado IP Catalog 的 UltraScale FPGAs TransceiversWizard 中僅含一項(xiàng)線速率設(shè)置。

由于 UltraScale/UltraScale+ GTH/GTYTransceiver Wizard 不允許更改線速率設(shè)置,因此必須由收發(fā)器用戶手動(dòng)執(zhí)行更改。

1.如何通過(guò) DRP 接口更改線速率

(a) 生成收發(fā)器 IP

使用要實(shí)現(xiàn)的線速率配置生成收發(fā)器 IP。

(b) 生成設(shè)計(jì)樣本

(c) 對(duì)設(shè)計(jì)樣本執(zhí)行邏輯綜合

單擊 Flow Navigator 中的“運(yùn)行綜合 (Run Synthesis)”:

綜合完成后,選擇“打開(kāi)已綜合的設(shè)計(jì) (Open Synthesized Design)”以打開(kāi)網(wǎng)表。

(d) 運(yùn)行隨附的腳本

在 Tcl 控制臺(tái) (Tcl console) 中運(yùn)行g(shù)t_Attributes_97.tcl腳本:

執(zhí)行此腳本即可將“Channel/Common”屬性輸出到gtParams.txt文件。

并且,GTH/GTY 中的屬性和修復(fù)后的 GTH/GTY 端口也都將包含在同一個(gè)文件中輸出,以便于您進(jìn)行比較。

針對(duì)要實(shí)現(xiàn)的每項(xiàng) GTH/GTY 配置重復(fù)上述步驟 (a) 到 (d)。

(e) 比較輸出

通過(guò)比較來(lái)自 GTH/GTY 配置的gtParams.txt輸出,即可立即查看不同的屬性。

(f) 動(dòng)態(tài)重配置端口接口 (DRP I/F)

所需屬性必須通過(guò) DRP I/F 來(lái)設(shè)置。

在 (UG576)/(UG578) 的附錄 B/C 中詳列了每個(gè)屬性的地址。

如果您不熟悉 DRP I/F,請(qǐng)參閱 (UG576)/(UG578) 的第 2 章,以獲取更多信息。

(g) 復(fù)位

在 DRP I/F 上設(shè)置完屬性后,必須先再次執(zhí)行復(fù)位,然后才能使用 GTH/GTY。

注:建議最好使用此腳本生成gtParams.txt,然后再進(jìn)行比較,而不是直接比較封裝器 RTL。

由于除 Channel 和 Common 屬性外,還可比較修復(fù)后的外部端口,因此您可放心更改這些屬性。

2.更改 CPLL 校準(zhǔn)模塊的設(shè)置

如果在設(shè)計(jì)中使用了 CPLL,那么必須在 CPLL 校準(zhǔn)模塊中更改信號(hào)

請(qǐng)參閱(賽靈思答復(fù)記錄 70485),以獲取有關(guān)更改信號(hào)所需的設(shè)置更改的信息

【答復(fù)記錄70485,https://china.xilinx.com/support/answers/70485.html】

綜上,如需動(dòng)態(tài)更改UltraScale/UltraScale+ GTH/GTY 的線速率,請(qǐng)遵循上述步驟 (1) 和 (2) 進(jìn)行操作。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 收發(fā)器
    +關(guān)注

    關(guān)注

    10

    文章

    3742

    瀏覽量

    109757
  • IP
    IP
    +關(guān)注

    關(guān)注

    5

    文章

    1836

    瀏覽量

    154268
  • UltraScale
    +關(guān)注

    關(guān)注

    0

    文章

    124

    瀏覽量

    32136

原文標(biāo)題:開(kāi)發(fā)者分享 | 如何動(dòng)態(tài)更改 UltraScale/UltraScale+ GTH/GTY 線速率

文章出處:【微信號(hào):FPGA-EETrend,微信公眾號(hào):FPGA開(kāi)發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    fpga開(kāi)發(fā)板 璞致 Kintex UltraScale Plus PZ-KU3P 與 PZ-KU5P核心板與開(kāi)發(fā)板用戶手冊(cè)

    的Kintex UltraScale+開(kāi)發(fā)板采用核心板+底板結(jié)構(gòu),核心板提供KU3P/KU5P兩種型號(hào),配備2GB DDR4、256Mb QSPI Flash等資源,通過(guò)240P高速連接與底板連接。底板集成了千兆以太網(wǎng)、QSFP28、MIPI、FMC、PCIe等豐富接口
    的頭像 發(fā)表于 09-26 10:46 ?65次閱讀
    fpga開(kāi)發(fā)板 璞致 Kintex <b class='flag-5'>UltraScale</b> Plus PZ-KU3P 與 PZ-KU5P核心板與開(kāi)發(fā)板用戶手冊(cè)

    Kintex UltraScale 純 FPGA 開(kāi)發(fā)平臺(tái),釋放高速并行計(jì)算潛能,高性價(jià)比的 FPGA 解決方案

    璞致電子PZ-KU060-KFB開(kāi)發(fā)板采用Xilinx Kintex UltraScale KU060芯片,提供高密度并行計(jì)算能力,配備4GB DDR4內(nèi)存、20對(duì)GTH高速收發(fā)器和多種擴(kuò)展接口
    的頭像 發(fā)表于 08-18 13:28 ?397次閱讀
    Kintex <b class='flag-5'>UltraScale</b> 純 FPGA 開(kāi)發(fā)平臺(tái),釋放高速并行計(jì)算潛能,高性價(jià)比的 FPGA 解決方案

    德州儀器THVD1400V汽車(chē)級(jí)RS-485收發(fā)器技術(shù)解析

    (SLR),用于將收發(fā)器設(shè)置為最大的20Mbps模式或轉(zhuǎn)換速率受限的500kbps模式。 THVD1400V 收發(fā)器 具有差分輸出,在5V電源下可超過(guò)2.1V,以兼用PROFIBUS
    的頭像 發(fā)表于 08-11 09:47 ?620次閱讀
    德州儀器THVD1400V汽車(chē)級(jí)RS-485<b class='flag-5'>收發(fā)器</b>技術(shù)解析

    璞致電子 UltraScale+ RFSoC 架構(gòu)下的軟件無(wú)線電旗艦開(kāi)發(fā)平臺(tái)

    璞致電子 PZ-ZU49DR-KFB 開(kāi)發(fā)板基于 Xilinx ZYNQ UltraScale+ RFSoC XCZU49DR 主控制,以 "ARM+FPGA 異構(gòu)架構(gòu)" 為
    的頭像 發(fā)表于 08-06 10:08 ?667次閱讀
    璞致電子 <b class='flag-5'>UltraScale+</b> RFSoC 架構(gòu)下的軟件無(wú)線電旗艦開(kāi)發(fā)平臺(tái)

    AMD FPGA異步模式與同步模式的對(duì)比

    本文講述了AMD UltraScale /UltraScale+ FPGA 原生模式下,異步模式與同步模式的對(duì)比及其對(duì)時(shí)鐘設(shè)置的影響。
    的頭像 發(fā)表于 07-07 13:47 ?1264次閱讀

    CAN收發(fā)器:總線信號(hào)的“翻譯官”

    的邏輯電平。今天,我們就來(lái)深入探討CAN收發(fā)器的工作原理、行業(yè)應(yīng)用以及相關(guān)參數(shù)測(cè)量方法!CAN收發(fā)器的定義CAN收發(fā)器是一種物理層接口芯片,位于CAN控制
    的頭像 發(fā)表于 06-27 11:34 ?1282次閱讀
    CAN<b class='flag-5'>收發(fā)器</b>:總線信號(hào)的“翻譯官”

    AMD Spartan UltraScale+ FPGA 開(kāi)始量產(chǎn)出貨

    高 I/O、低功耗及先進(jìn)的安全功能,適用于成本敏感型邊緣應(yīng)用 AMD 很高興宣布,Spartan UltraScale+ 成本優(yōu)化型系列的首批器件現(xiàn)已投入量產(chǎn)! 三款最小型的器件——SU10P
    的頭像 發(fā)表于 06-18 10:32 ?1782次閱讀
    AMD Spartan <b class='flag-5'>UltraScale+</b> FPGA 開(kāi)始量產(chǎn)出貨

    Xilinx Ultrascale系列FPGA的時(shí)鐘資源與架構(gòu)解析

    。Ultrascale+采用16ns,有3個(gè)系列:Artix,Kintex,Virtex。不僅是工藝制程方面,在其他方面也存在較大改進(jìn),如時(shí)鐘資源與架構(gòu),本文將重點(diǎn)介紹Ultrascale的時(shí)鐘資源與架構(gòu),Ultrascale+
    的頭像 發(fā)表于 04-24 11:29 ?1687次閱讀
    Xilinx <b class='flag-5'>Ultrascale</b>系列FPGA的時(shí)鐘資源與架構(gòu)解析

    無(wú)線收發(fā)器有雜音滋滋滋的原因及解決方法

    本文將深入探討無(wú)線收發(fā)器產(chǎn)生雜音的原因,并提供相應(yīng)的解決方法。
    的頭像 發(fā)表于 01-29 15:35 ?3027次閱讀

    無(wú)線收發(fā)器工作原理,無(wú)線收發(fā)器怎么使用

    無(wú)線收發(fā)器作為現(xiàn)代通信技術(shù)的重要組成部分,廣泛應(yīng)用于各個(gè)領(lǐng)域,包括無(wú)線通信、物聯(lián)網(wǎng)、遠(yuǎn)程控制和無(wú)線傳感網(wǎng)絡(luò)等。本文將深入探討無(wú)線收發(fā)器的工作原理,同時(shí)提供詳細(xì)的使用方法。
    的頭像 發(fā)表于 01-29 15:31 ?2165次閱讀

    高速接口7系列收發(fā)器GTP介紹

    ,這是一個(gè)帶一個(gè)QUAD的ZYNQ FPGA,上面的收發(fā)器是GTP。對(duì)于其他稍微高端一點(diǎn)的ZYNQ上帶有收發(fā)器應(yīng)該是GTH/GTX的。但是,只是實(shí)現(xiàn)一個(gè)千兆網(wǎng),使用GTP應(yīng)該是足夠了。因此需要了解
    的頭像 發(fā)表于 01-24 11:53 ?1440次閱讀
    高速接口7系列<b class='flag-5'>收發(fā)器</b>GTP介紹

    Zynq UltraScale+ MPSoC數(shù)據(jù)手冊(cè)

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC數(shù)據(jù)手冊(cè).pdf》資料免費(fèi)下載
    發(fā)表于 12-30 14:37 ?3次下載

    時(shí)序約束一主時(shí)鐘與生成時(shí)鐘

    的輸出,對(duì)于UltrascaleUltrascale+系列的器件,定時(shí)會(huì)自動(dòng)地接入到GT的輸出。 1.2 約束設(shè)置格式 主時(shí)鐘約束使用命令create_clock進(jìn)行創(chuàng)建,進(jìn)入Ti
    的頭像 發(fā)表于 11-29 11:03 ?1972次閱讀
    時(shí)序約束一主時(shí)鐘與生成時(shí)鐘

    AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評(píng)估套件

    Zynq UltraScale+ MPSoC 器件,具有四核 Arm? Cortex-A53、雙核 Cortex-R5 實(shí)時(shí)處理和基于 AMD/Xilinx 16nm FinFET+ 可編程邏輯
    的頭像 發(fā)表于 11-20 15:32 ?2096次閱讀
    AMD/Xilinx Zynq? <b class='flag-5'>UltraScale+</b> ? MPSoC ZCU102 評(píng)估套件