串?dāng)_是高速PCB設(shè)計(jì)人員存在的基礎(chǔ)之一。市場(chǎng)需要越來越小和更快的電路板，但是兩條平行走線或?qū)w放置在一起的距離越近，一條走線上產(chǎn)生的電磁場(chǎng)干擾另一條走線的機(jī)會(huì)就越大。

在本文中，我們將介紹串?dāng)_是什么，以及如何在高速設(shè)計(jì)中分析，模擬和消除串?dāng)_。

什么是串?dāng)_？

串?dāng)_是由走線之間有害的電磁耦合引起的干擾。具有移動(dòng)電荷的導(dǎo)體將始終產(chǎn)生一些電磁場(chǎng)。增大信號(hào)速度會(huì)增加其在相鄰信號(hào)上引起耦合的可能性。讓我們仔細(xì)看看電磁耦合的兩個(gè)組成部分。

電感/磁耦合

當(dāng)電流流過諸如PCB走線之類的導(dǎo)體時(shí)，會(huì)產(chǎn)生磁場(chǎng)。當(dāng)該場(chǎng)通過相鄰導(dǎo)體時(shí)，它會(huì)通過法拉第第二感應(yīng)定律感應(yīng)出電動(dòng)勢(shì)或電壓。這被稱為磁耦合或電感耦合，如果感應(yīng)電壓足以破壞經(jīng)歷電感耦合的走線信號(hào)，則可能會(huì)出現(xiàn)問題。

電容/電耦合

除磁場(chǎng)外，流經(jīng)PCB走線的電流還會(huì)產(chǎn)生相應(yīng)的電場(chǎng)。當(dāng)來自一條跡線的電場(chǎng)與相鄰的平行跡線接觸時(shí)，會(huì)產(chǎn)生一個(gè)電容器。當(dāng)兩條線路電容耦合時(shí)，一條線路上的信號(hào)有可能在另一條線路上引起串?dāng)_，從而導(dǎo)致噪聲和信號(hào)完整性下降。這種現(xiàn)象也稱為寄生電容。

避免串?dāng)_的PCB最佳實(shí)踐

因此，既然您對(duì)串?dāng)_背后的物理原理有所了解，那么如何在PCB設(shè)計(jì)中防止串?dāng)_呢？消除串?dāng)_的關(guān)鍵是，盡管串?dāng)_無處不在，但它是并行信號(hào)線之間的最大串?dāng)_。

消除串?dāng)_的最好方法是通過將返回路徑與地面緊密耦合到高速信號(hào)來利用導(dǎo)致其產(chǎn)生的并行性。由于返回路徑的大小相等但方向相反，因此磁場(chǎng)相互抵消并減少了串?dāng)_。

確保信號(hào)完整性的另一種方法是使用差分信號(hào)，其中兩條大小相等但極性相反的電壓線用于創(chuàng)建單個(gè)高速數(shù)據(jù)信號(hào)。由于實(shí)際數(shù)據(jù)信號(hào)被視為接收器上兩條電壓線之間的電壓差，并且由于電磁噪聲趨于同等地影響兩條線，因此即使在存在外部噪聲的情況下，信號(hào)本身仍然可以感知。

以下是用于減少串?dāng)_的PCB布線技巧的快速摘要：

l減少允許兩條線并行運(yùn)行的長(zhǎng)度。

l確保盡可能有可靠的返回路徑。

l在適當(dāng)?shù)牡胤绞褂貌罘中帕睢?/span>

l使用帶有過孔接地的保護(hù)線。

l盡可能將高速信號(hào)（尤其是時(shí)鐘信號(hào)）與其他走線隔離。

l使相鄰層中的跡線彼此垂直。

使用EDA軟件執(zhí)行串?dāng)_分析

即使您了解了高速PCB設(shè)計(jì)中可能導(dǎo)致串?dāng)_的情況，也可能很難跟蹤所有可能導(dǎo)致電容性和電感性耦合的變量。值得慶幸的是，EDA工具已經(jīng)發(fā)展為使高速PCB的設(shè)計(jì)更易于管理。