本周，諾基亞宣布與博通公司合作進(jìn)行5G芯片的研發(fā)工作，為其5G產(chǎn)品打造包括處理器在內(nèi)的定制芯片組，以使其供應(yīng)鏈多元化。更重要的是，此項合作的主要原因在于：諾基亞希望加快其5G芯片從較昂貴的FPGA向定制ASIC轉(zhuǎn)變。在2019年第三季度財報電話會議上，諾基亞承認(rèn)其“ ReefShark”芯片組的高成本削弱了5G電信設(shè)備的利潤率。

2019年是5G商用元年，起初的基站數(shù)量還比較有限，特別是韓國作為全球第一個實現(xiàn)5G商用的地區(qū)，其國土和人口對5G的容納量很有限。但沒過多久，以中國為首的國家和地區(qū)也紛紛實現(xiàn)了商用落地，使得5G基站在相對短時間內(nèi)出現(xiàn)了爆發(fā)式的增長，這種態(tài)勢也在向產(chǎn)業(yè)鏈上游的芯片傳導(dǎo)，其結(jié)果之一就是以上諾基亞的感受：FPGA似乎不那么好用了。

對于通信基站而言，通常由上百顆芯片構(gòu)成，負(fù)責(zé)實現(xiàn)不同功能。簡單來說，基站發(fā)射并回收信號，收回信號后首先要有芯片進(jìn)行濾波、穩(wěn)定信號，還要有芯片將這種小信號放大，再有芯片進(jìn)行解析、處理，然后是傳輸、分發(fā)。

總體來講，電信基站可分為基帶處理單元（BBU）、射頻單元（RRU），以及天線等幾部分。BBU負(fù)責(zé)集中控制與管理整個基站系統(tǒng)，完成上下行基帶處理功能，并提供與RRU及傳輸網(wǎng)絡(luò)的物理接口，完成信息交互。

在5G時代，以華為為代表的電信設(shè)備商倡導(dǎo)的AAU（Active Antenna Unit，有源天線射頻單元）正在成為行業(yè)趨勢，其本質(zhì)上是將RRU集成到天線中，從而提升通信設(shè)備的集成度，可大幅度減小體積。

5G基站對FPGA“愛恨交加”

相對于4G而言，為了增強(qiáng)信號覆蓋及頻譜效率，5G 引入了Massive MIMO技術(shù)，這樣，收發(fā)通道數(shù)從16Tx16R提高到了64Tx64R，甚至128Tx128R，為了降低干擾并抑制噪音，需要對每個天線單元接收到的信號進(jìn)行數(shù)字處理，這就在自適應(yīng)波束成形中產(chǎn)生了大量的計算負(fù)載。

如果采用傳統(tǒng)的CPU和DSP，將導(dǎo)致負(fù)載過重，F(xiàn)PGA在I/O 、運(yùn)算速度及延遲上均具有優(yōu)勢。在多通道波束成形中，相對于ASIC方案，F(xiàn)PGA更具靈活性。另外，基站主要負(fù)責(zé)實現(xiàn)通信協(xié)議中物理層、邏輯鏈路層的協(xié)議部分，這部分內(nèi)容每年都在升級，比較適合用FPGA來實現(xiàn)。

因此，在5G發(fā)展的早期階段，也就是基站總體數(shù)量還不是很多的時候，F(xiàn)PGA可編程、靈活的優(yōu)勢很明顯。

通過對FPGA編程，能夠執(zhí)行ASIC執(zhí)行的任何邏輯功能。在技術(shù)還未成熟階段，這種特性能夠降低產(chǎn)品的成本和風(fēng)險，在5G初期這種特性尤為重要。另外，F(xiàn)PGA編程后可直接使用，無需等待三個月至一年的芯片流片周期，為企業(yè)爭取了產(chǎn)品上市時間。再者，ASIC有固定成本，而FPGA方案幾乎沒有，在使用量小的時候，F(xiàn)PGA方案由于無需支付一次性高達(dá)數(shù)百萬美元的流片費(fèi)用，也不用承擔(dān)流片失敗風(fēng)險，此時，F(xiàn)PGA方案的成本低于ASIC，但隨著使用量的增加，F(xiàn)PGA方案在成本上的優(yōu)勢逐漸縮小，超過某一使用量后，ASIC方案由于大量流片產(chǎn)生了規(guī)模經(jīng)濟(jì)效應(yīng)，在成本上更有優(yōu)勢。

從2020年開始，特別是2021年，5G基站數(shù)量進(jìn)入爆發(fā)階段。由于FPGA主要用在收發(fā)器的基帶中，5G時代，由于通道數(shù)的增加，計算復(fù)雜度隨之增加，所用FPGA的規(guī)模也將增加，由于FPGA的定價與片上資源正相關(guān)，未來通信領(lǐng)域FPGA單顆成本也將上升，目前，基站收發(fā)器中的FPGA單價通常在幾百元人民幣的范圍，未來有望進(jìn)一步提高。收發(fā)器的主要成本和功耗由基帶部分貢獻(xiàn)，未來技術(shù)復(fù)雜度將再次推升收發(fā)器成本，這對FPGA似乎不是個好消息。

例如，要開發(fā)一個16nm FinFET制程ASIC的NRE成本（包括IP許可、開發(fā)和產(chǎn)品化）約為1800萬美元，單位成本（基于芯片尺寸、封裝、測試時間）大約為6.20美元。而開發(fā)22nm/28nm制程ASIC的NRE成本約為1400萬~1500萬美元，單位成本約為9.50美元。

若采用FPGA方案，例如Xilinx公司的UltraScale +（在Digi-Key上單個單元的價格為975美元），該解決方案沒有NRE，并且預(yù)期的批量成本約為30~50美元。假設(shè)每年生產(chǎn)100萬個器件，則16nm FinFET器件在13個月后最具成本效益。

隨著轉(zhuǎn)向更先進(jìn)的制程工藝（例如10nm），PHY、ADC、DAC的NRE成本將發(fā)生巨大變化。如果使用7nm，成本還會更高。盡管5G用的數(shù)字芯片需要7nm到40nm的制程，但值得注意的是，ASIC的性能與縮小一到兩個制程節(jié)點(diǎn)的FPGA的性能大致相同?？紤]到這一點(diǎn)，22nm /28nm ASIC將提供與16nm FinFET FPGA相似的邏輯性能，從而降低了成本和5G應(yīng)用的功耗。

因此，諾基亞就出現(xiàn)了前文所述的轉(zhuǎn)變。

定制化處理器開始吃香

此次，諾基亞宣布與博通合作開發(fā)5G基站ASIC，無疑給出了一個更加明確的信號：專用芯片依然前途無量。

在這之前，諾基亞還與Intel和Marvell有深度合作，采用的也都是非FPGA方案。

就在今年3月，Intel強(qiáng)勢殺入5G基站芯片市場，發(fā)布了10nm制程的5G基站芯片凌動P5900，這是為基站定制的一款通用CPU。凌動P5900采用了SoC方式，提供打通硬件、芯片和軟件的標(biāo)準(zhǔn)技術(shù)平臺。Intel為P5900匹配了新一代結(jié)構(gòu)化ASIC加速芯片，更利于發(fā)揮高速處理器的優(yōu)勢。除了5G基站芯片，Intel還推出了面向5G網(wǎng)絡(luò)加速、邊緣優(yōu)化以及虛擬化的5G產(chǎn)品，涉及5G核心網(wǎng)、接入網(wǎng)、邊緣和基站。

Marvell方面，則推出了以O(shè)CTEON Fusion系列處理器為代表的產(chǎn)品，適用于宏基站、微基站以及分體式無線電裝置和分布式單元解決方案。該系列處理器面向2G、3G、4G和5G NR無線網(wǎng)絡(luò)。

至于博通，由于其在網(wǎng)通處理器方面有多年的技術(shù)積累和優(yōu)勢，而且該公司還是RF芯片的主要供應(yīng)商，因此，該公司在對集成度要求越來越高的未來5G設(shè)備方面，具有一定優(yōu)勢。

另外，華為海思也在自研5G基站芯片，特別是華為天罡芯片，可為AAU性能帶來極大的提升，可實現(xiàn)基站部署輕便化，設(shè)備尺寸縮小率超50%；而重量減輕23%，且功耗降低21%。

諾基亞的煩惱與緊迫

上述是5G基站市場大環(huán)境變化對FPGA和ASIC的影響。此外，諾基亞公司的行業(yè)地位也促使其想盡辦法提升競爭力。

來自于Dell‘Oro的統(tǒng)計數(shù)據(jù)顯示，2020年第一季度，全球通信設(shè)備市場份額排名為：華為（28％）、諾基亞（15％）、愛立信（14％）、中興通訊（11％）、思科（6％）。

與2019年相比，華為、諾基亞和思科均下降了1個百分點(diǎn)，愛立信持平，中興通訊增長了1％。另外，今年第一季度，移動核心網(wǎng)絡(luò)設(shè)備市場與去年同期相比增長了10％。

可見，諾基亞雖然排在第二位，但其市場份額處于下降態(tài)勢，且市占率只比愛立信高一個百分點(diǎn)，而排在第四的中興上升態(tài)勢迅猛。這些都給諾基亞帶來了很大壓力。

要提升競爭力，降低芯片成本對于當(dāng)下的諾基亞非常重要。該公司2020年Q1財報顯示，降低芯片成本是其重點(diǎn)跟蹤的KPI。在2020年第一季度，諾基亞出貨的5G設(shè)備中有17%采用定制化芯片。該公司計劃在2020年底將這一比例提升至35%以上，到2022年底最終實現(xiàn)100%的5G產(chǎn)品采用定制化芯片。

結(jié)語

雖然5G的發(fā)展使得ASIC地位提升了，但并不等于FPGA就退出了基站的歷史舞臺，在紛繁復(fù)雜的應(yīng)用和市場需求下，各種芯片都有其存在和應(yīng)用的價值。

以華為為例，該公司的戶外無線基站RRU3908，其中央處理單元的ADC和DAC單比特流解碼和編碼依然由Altera Cyclone III FPGA，以及定制的華為SD6151RBI控制器處理實現(xiàn)。

另外，來自Achronix、Flex Logic等公司的新一代eFPGA（嵌入式FPGA）架構(gòu)為在定制ASIC中實現(xiàn)FPGA邏輯的靈活性提供了第三條途徑，通常情況下，這些方案每平方毫米的硅僅提供數(shù)千個邏輯元件，因此使用它們可以實現(xiàn)部分ASIC的省電和節(jié)省成本的優(yōu)勢。
責(zé)任編輯：tzh