chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Floating-Point IP接口操作介紹

454398 ? 來源:FPGA開源工作室 ? 作者:OpenSLee ? 2020-11-13 15:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

作者:OpenSLee

1、Floating-Point IP支持的運算操作

1)Multiply—乘法

2) Add/subtract—加法和減法

3)Accumulator—累加

4) Fused multiply-add--融合乘加

5) Divide—除法

6)Square-root—平方根

7) Comparison—比較

8) Reciprocal—倒數(shù)

9)Reciprocal square root—倒數(shù)平方根

10)Absolute value—絕對值

11) Natural logarithm—自然對數(shù)

12)Exponential—指數(shù)

13)Conversion from floating-point to fixed-point—浮點轉(zhuǎn)定點

14)Conversion from fixed-point to floating-point—定點轉(zhuǎn)浮點

15) Conversion between floating-point types—浮點類型之間的轉(zhuǎn)換

2、Floating-Point IP接口

如下圖所示,Xilinx Floating-Point IP主要分為操作數(shù)s_axis_a,s_axis_b,s_axis_c,可編程操作s_axis_operation和輸出結(jié)果m_axis_result。


2.1 s_axis_operation_tdata

當(dāng)我們同時選擇加法和減法運算或選擇可編程比較器時,將存在s_axis_operation通道。s_axis_operation_tdata的具體含義如下表所示。


2.2 m_axis_result_tdata

如果是比較操作,則結(jié)果中的有效位取決于所選的比較操作。


3、AXI4-Stream Protocol

使用AXI4-Stream接口帶來了標(biāo)準(zhǔn)化,并增強了Xilinx IP LogiCORE?解決方案的互操作性。除了諸如aclk,acclken和aseten之類的常規(guī)控制信號外,所有往返于浮點運算符核心的輸入和輸出均使用AXI4-Stream通道進(jìn)行傳輸。通道始終由TVALID和TDATA以及幾個可選的端口和字段組成。在浮點運算符中,支持的可選端口為TREADY,TLAST和TUSER。 TVALID和TREADY一起執(zhí)行握手以傳輸消息,其中有效負(fù)載為TDATA,TUSER和TLAST。浮點運算符對TDATA字段中包含的操作數(shù)進(jìn)行運算,并將結(jié)果輸出到輸出通道的TDATA字段中。浮點運算符本身并不使用TUSER和TLAST輸入,但是內(nèi)核提供了以與TDATA相同的延遲來傳送這些字段的功能。預(yù)期該功能可簡化系統(tǒng)中浮點運算符的使用。例如,浮點運算符可能正在處理流式打包數(shù)據(jù)。在此示例中,核心可以配置為通過分組數(shù)據(jù)通道的TLAST,從而節(jié)省了系統(tǒng)設(shè)計人員為該信息構(gòu)建旁路路徑的工作。

Basic Handshake:

如下圖所示,在AXI4-Stream通道中的數(shù)據(jù)傳輸。 TVALID由通道的源(主)側(cè)驅(qū)動,而TREADY由接收器(從屬)驅(qū)動。 TVALID指示有效負(fù)載字段(TDATA,TUSER和TLAST)中的值有效。 TREADY表示從機已準(zhǔn)備好接收數(shù)據(jù)。當(dāng)TVALID和TREADY在一個周期中都為TRUE時,將發(fā)生傳輸。主機和從機分別為下一次傳輸分別設(shè)置TVALID和TREADY。


編輯:hfy


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 接口
    +關(guān)注

    關(guān)注

    33

    文章

    9499

    瀏覽量

    156717
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2195

    瀏覽量

    130697
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    使用AXI4接口IP核進(jìn)行DDR讀寫測試

    本章的實驗任務(wù)是在 PL 端自定義一個 AXI4 接口IP 核,通過 AXI_HP 接口對 PS 端 DDR3 進(jìn)行讀寫測試,讀寫的內(nèi)存大小是 4K 字節(jié)。
    的頭像 發(fā)表于 11-24 09:19 ?3615次閱讀
    使用AXI4<b class='flag-5'>接口</b><b class='flag-5'>IP</b>核進(jìn)行DDR讀寫測試

    搭建soc時候,可以內(nèi)部接并行的flash IP,寫了控制接口,轉(zhuǎn)換接口,這可行嗎?

    搭建soc時候,可以內(nèi)部接并行的flash IP,寫了控制接口,轉(zhuǎn)換接口,這可行嗎?還需要怎加哪些模塊呢
    發(fā)表于 11-06 07:40

    浮點指令(三)

    浮點指令以及簡單解釋 fcvt.s.d fcvt.s.d rd, rs1, rs2//f[rd] = f32f64(f[rs1]) 雙精度向單精度浮點轉(zhuǎn)換(Floating-point
    發(fā)表于 10-24 13:38

    浮點指令(二:雙精度)

    浮點指令以及簡單解釋 fadd.d fadd.d rd, rs1, rs2//f [rd] = f [rs1] + f [rs2] 雙精度浮點加(Floating-point Add
    發(fā)表于 10-24 13:00

    浮點指令(一:單精度)

    浮點指令以及簡單解釋 fadd.s fadd.s rd, rs1, rs2//f [rd] = f [rs1] + f [rs2] 單精度浮點加(Floating-point Add
    發(fā)表于 10-24 11:42

    Vivado浮點數(shù)IP核的一些設(shè)置注意點

    Vivado浮點數(shù)IP核的一些設(shè)置注意點 我們在vivado2018.3中使用了Floating-point(7.1)IP核,可以自定義其計算種類及多模式選擇。有時多種計算可以用同一個IP
    發(fā)表于 10-24 06:25

    risc-v中浮點運算單元的使用及其設(shè)計考慮

    RISC-V浮點運算單元(floating-point unit,簡稱FPU)是一種專門用于執(zhí)行浮點運算的硬件加速器,其作用是提高浮點運算速度,在科學(xué)計算、圖像處理和機器學(xué)習(xí)等應(yīng)用領(lǐng)域有著廣泛
    發(fā)表于 10-21 14:46

    用FPGA實現(xiàn)DDR控制模塊介紹

    的控制流程。下圖所示是7系列的MIG IP核結(jié)構(gòu)圖。MIG IP核對外分出了兩組接口,左側(cè)是用戶接口,右側(cè)是DDR物理芯片接口,負(fù)責(zé)產(chǎn)生具體
    發(fā)表于 10-21 08:43

    rtthread網(wǎng)絡(luò)接口設(shè)備 輕量級tcp/ip 堆棧 這兩個沖突嗎?

    需要使用 lwip 上圖中 網(wǎng)絡(luò)接口設(shè)備 需要使能么? 上圖中 網(wǎng)絡(luò)接口設(shè)備 是干嘛用的?是一個比lwip 功能弱的tcp/ip 協(xié)議棧么?
    發(fā)表于 09-18 06:16

    智多晶SGMII IP介紹

    SGMII(Serial Gigabit Media Independent Interface) 通過將網(wǎng)絡(luò)數(shù)據(jù)與控制接口進(jìn)行轉(zhuǎn)換,將復(fù)雜的GMII接口轉(zhuǎn)換為一對serdes接口,減少了PHY與MAC之間的
    的頭像 發(fā)表于 08-07 13:56 ?1063次閱讀
    智多晶SGMII <b class='flag-5'>IP</b><b class='flag-5'>介紹</b>

    智多晶QSGMII IP介紹

    QSGMII(Quad Serial Gigabit Media Independent Interface) 旨在將4個GMII接口轉(zhuǎn)換為一個統(tǒng)一的5Gb/s速率的SERDES接口,極大地減少了PHY與MAC間連接所需的信號接口
    的頭像 發(fā)表于 07-29 09:19 ?1486次閱讀
    智多晶QSGMII <b class='flag-5'>IP</b><b class='flag-5'>介紹</b>

    NVMe控制器IP設(shè)計之接口轉(zhuǎn)換

    這是NVMe控制器IP設(shè)計系列博客之一,其他的見本博客或csdn搜用戶名:tiantianuser。相關(guān)視頻見B站用戶名:專注與守望。 接口轉(zhuǎn)換模塊負(fù)責(zé)完成AXI4接口與控制器內(nèi)部的自定義接口
    發(fā)表于 05-10 14:33

    KaihongOS操作系統(tǒng):導(dǎo)入接口模塊介紹

    導(dǎo)入接口模塊 在KaihongOS中,接口模塊是指一組定義了特定功能和行為的API(應(yīng)用程序編程接口)集合,它們允許開發(fā)者訪問和控制操作系統(tǒng)的特定功能或硬件特性。
    發(fā)表于 04-25 08:16

    智多晶XSTC_8B10B IP介紹

    XSTC_8B10B IP(XSTC:XiST Transmission Channel)是智多晶開發(fā)的一個靈活的,輕量級的高速串行通信的IPIP在具備SerDes(單通道或多通道)高速串行收發(fā)器之間構(gòu)建出
    的頭像 發(fā)表于 04-03 16:30 ?1326次閱讀
    智多晶XSTC_8B10B <b class='flag-5'>IP</b><b class='flag-5'>介紹</b>

    Linux ip命令常用操作

    Linux?ip命令常用操作 在Linux系統(tǒng)中,ip命令是用于管理網(wǎng)絡(luò)接口和路由的強大工具。相比于舊的?ifconfig命令,ip命令提供
    的頭像 發(fā)表于 02-19 10:23 ?1275次閱讀