chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado 如何調(diào)用ROM IP核

454398 ? 來源:CSDN博主 ? 作者:TimeAmber ? 2020-11-20 15:01 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

.coe格式的數(shù)據(jù)文件簡介

在Vivado中,對rom進(jìn)行初始化的文件是.coe文件.它的格式如下:

memory_initialization_radix=10;
memory_initialization_vector =
65534,
65533,
...,
60211;

其中,memory_initialization_radix=10; 表示文件存儲數(shù)據(jù)的進(jìn)制,10即為10進(jìn)制,memory_initialization_vector是數(shù)據(jù)向量,等號后面的數(shù)字就是數(shù)據(jù)向量,使用逗號隔開數(shù)據(jù),分毫表示結(jié)束。

小結(jié):
① .coe文件的前兩行的開頭格式是固定的,不能改變的
② 所存儲的數(shù)據(jù)數(shù)量與大小是與設(shè)計(jì)rom的位寬和深度相對應(yīng)的

使用matlab生成.coe文件

以下面的程序?yàn)槔?,演示了生成位寬?6bit,深度為1024的rom生成初始化文件:

width=16;   %rom的位寬
depth=1024; %rom的深度
x=linspace(0,2*pi,depth);  %在一個周期內(nèi)產(chǎn)生1024個采樣點(diǎn)
y_cos=cos(x);   %生成余弦數(shù)據(jù)
y_cos=round(y_cos*(2^(width-1)-1))+2^(width-1)-1;  %將余弦數(shù)據(jù)全部轉(zhuǎn)換為整數(shù)

fid=fopen('C:/Users/Administrator/Desktop/cos_coe.coe','w');  %創(chuàng)建.coe文件
fprintf(fid,'%d,/n',y_cos);  %向.coe文件中寫入數(shù)據(jù)
fclose(fid);  %關(guān)閉.coe文件

注意,windows中換行符可能是/r/n

再編輯.coe文件,推薦使用notepad++打開,并:

① 在前兩行添加:

memory_initialization_radix=10;
memory_initialization_vector =

② 將最后一行的逗號改為分號.

Vivado中ROM IP核的使用

① 在project manager選擇IP Catalog:

② 找到Block Memory Generator,并雙擊:

③ 在下面的界面中進(jìn)行ROM的設(shè)置,在Other Options欄中設(shè)置剛剛設(shè)置好的.coe文件的位置,推薦將該文件放在工程目錄下面。并點(diǎn)擊OK,即可完成ROM的設(shè)置,成功會的結(jié)果如下所示:

④ 完成上面的操作之后可以在工程文件中調(diào)用該ROM IP核,調(diào)用的方式是在IP Source中打開所生成的ROM IP核,再打開*.v文件,如下圖所示:

復(fù)制該文件中的調(diào)用語句:

module rom_data_i(clka, addra, douta)
/* synthesis syn_black_box black_box_pad_pin="clka,addra[16:0],douta[15:0]" */;
  input clka;
  input [16:0]addra;
  output [15:0]douta;
endmodule

模仿該格式就可以調(diào)用IP核。

編輯:hfy


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • ROM
    ROM
    +關(guān)注

    關(guān)注

    4

    文章

    579

    瀏覽量

    88705
  • 存儲數(shù)據(jù)
    +關(guān)注

    關(guān)注

    0

    文章

    90

    瀏覽量

    14445
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    852

    瀏覽量

    70754
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    基于AXI DMA IP的DDR數(shù)據(jù)存儲與PS端讀取

    添加Zynq Processing System IP,配置DDR控制器和時鐘。7000系列的Zynq可以參考正點(diǎn)原子DMA回環(huán)測試設(shè)置。
    的頭像 發(fā)表于 11-24 09:25 ?3014次閱讀
    基于AXI DMA <b class='flag-5'>IP</b><b class='flag-5'>核</b>的DDR數(shù)據(jù)存儲與PS端讀取

    使用AXI4接口IP進(jìn)行DDR讀寫測試

    本章的實(shí)驗(yàn)任務(wù)是在 PL 端自定義一個 AXI4 接口的 IP ,通過 AXI_HP 接口對 PS 端 DDR3 進(jìn)行讀寫測試,讀寫的內(nèi)存大小是 4K 字節(jié)。
    的頭像 發(fā)表于 11-24 09:19 ?3565次閱讀
    使用AXI4接口<b class='flag-5'>IP</b><b class='flag-5'>核</b>進(jìn)行DDR讀寫測試

    vivado中,怎么將e203內(nèi)核源代碼封裝成ip,并添加總線?

    vivado中,怎么將e203內(nèi)核源代碼封裝成ip,并添加總線?
    發(fā)表于 11-10 07:22

    Windows環(huán)境下用Vivado調(diào)試E203

    下的system.v文件,這是我們的頂層設(shè)計(jì)文件。 第二步 手動添加IP 根據(jù)e203_hbirdv2-masterfpgamcu200tscript目錄下的ip.tcl的描述,有兩個IP
    發(fā)表于 11-05 06:25

    VDMA IP簡介

    VDMA端口信號 S_AXI_LITE:PS端可以通過AXI_LITE協(xié)議對IP進(jìn)行控制; S_AXIS_S2MM:視頻流(AXI STREAM)輸入到IP的FIFO中
    發(fā)表于 10-28 06:14

    vcs和vivado聯(lián)合仿真

    我們在做參賽課題的過程中發(fā)現(xiàn),上FPGA開發(fā)板跑系統(tǒng)時,有時需要添加vivadoip。但是vivado仿真比較慢,vcs也不能直接對添加了viv
    發(fā)表于 10-24 07:28

    Vivado浮點(diǎn)數(shù)IP的握手信號

    Vivado浮點(diǎn)數(shù)IP的握手信號 我們的設(shè)計(jì)方案中,F(xiàn)PU計(jì)算單元將收到的三條數(shù)據(jù)和使能信號同步發(fā)給20多個模塊,同時只有一個模塊被時鐘使能,進(jìn)行計(jì)算,但結(jié)果都會保留,發(fā)給數(shù)選。計(jì)算單元還需接受
    發(fā)表于 10-24 07:01

    Vivado浮點(diǎn)數(shù)IP的一些設(shè)置注意點(diǎn)

    Vivado浮點(diǎn)數(shù)IP的一些設(shè)置注意點(diǎn) 我們在vivado2018.3中使用了Floating-point(7.1)IP
    發(fā)表于 10-24 06:25

    ram ip的使用

    決定的。 ram 主要用來存放程序及程序執(zhí)行過程中產(chǎn)生的中間數(shù)據(jù)、 運(yùn)算結(jié)果等。 rom為只讀存儲器,只能讀取數(shù)據(jù)而不能向里面寫入數(shù)據(jù)。 本次講解的ram ipram指的是bram,即block
    發(fā)表于 10-23 07:33

    FPGA利用DMA IP核實(shí)現(xiàn)ADC數(shù)據(jù)采集

    DMA IP來實(shí)現(xiàn)高效數(shù)據(jù)傳輸?shù)牟襟E,包括創(chuàng)建項(xiàng)目、配置ADC接口、添加和連接DMA IP、設(shè)計(jì)控制邏輯、生成比特流、軟件開發(fā)及系統(tǒng)集成。文章還強(qiáng)調(diào)了系統(tǒng)實(shí)現(xiàn)中不可或缺的
    的頭像 發(fā)表于 07-29 14:12 ?4950次閱讀

    VIVADO自帶Turbo譯碼器IP怎么用?

    turbo 譯碼器IP沒有輸出,不知道哪里出了問題,有經(jīng)驗(yàn)的小伙伴幫忙看看啊 搭建了turbo 譯碼器IP測試工程,用Matlab產(chǎn)生的數(shù)據(jù)源,
    發(fā)表于 06-23 17:39

    JESD204B IP的配置與使用

    物理層的位置,一種是物理層在JESD204 IP里;另外一種是物理層在JESD204 IP外部,需要再配置JESD204 phy IP進(jìn)行使用。
    的頭像 發(fā)表于 05-24 15:05 ?2045次閱讀
    JESD204B <b class='flag-5'>IP</b><b class='flag-5'>核</b>的配置與使用

    vivado IPcordic中sin和cos的計(jì)算

    Architectural Configuration選擇為并行模式,具有單周期數(shù)據(jù)吞吐量和較大的硅面積。具有并行結(jié)構(gòu)配置的CORDIC使用移位相加子級數(shù)組并行實(shí)現(xiàn)這些移位相加操作。該并形電路的實(shí)現(xiàn)規(guī)模與(內(nèi)部精度 * 迭代次數(shù))成正比。
    的頭像 發(fā)表于 05-03 18:16 ?1471次閱讀
    <b class='flag-5'>vivado</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>cordic中sin和cos的計(jì)算

    一文詳解Video In to AXI4-Stream IP

    Video In to AXI4-Stream IP用于將視頻源(帶有同步信號的時鐘并行視頻數(shù)據(jù),即同步sync或消隱blank信號或者而后者皆有)轉(zhuǎn)換成AXI4-Stream接口形式,實(shí)現(xiàn)了接口轉(zhuǎn)換。該IP還可使用VTC
    的頭像 發(fā)表于 04-03 09:28 ?2528次閱讀
    一文詳解Video In to AXI4-Stream <b class='flag-5'>IP</b><b class='flag-5'>核</b>

    Vivado FIR IP核實(shí)現(xiàn)

    Xilinx的FIR IP屬于收費(fèi)IP,但是不需要像 Quartus那樣通過修改license文件來破解。如果是個人學(xué)習(xí),現(xiàn)在網(wǎng)絡(luò)上流傳的license破解文件在破解Vivado的同
    的頭像 發(fā)表于 03-01 14:44 ?2766次閱讀
    <b class='flag-5'>Vivado</b> FIR <b class='flag-5'>IP</b>核實(shí)現(xiàn)