之前看有位朋友總結(jié)的它們接口的不同，那我就總結(jié)一下全面的異同吧，希望可以幫到大家！SDRAM在嵌入式乃至整個(gè)PC行業(yè)的地位毋庸置疑，雖然它比SRAM操作復(fù)雜，從某種程度上說(shuō)又有著隨機(jī)地址存取時(shí)性能下降的缺陷（甚至于DDR/DDR2又有著不支持單一地址訪問(wèn)的限制，分別至少2/4個(gè)地址同時(shí)訪問(wèn)）。但是，速度是王道，容量也是它的優(yōu)勢(shì)，這些特點(diǎn)是其它任何易失存儲(chǔ)器無(wú)法媲美的，也是它存在的唯一理由（不好意思，說(shuō)得有點(diǎn)絕對(duì)了~-~）。

SDRAM從SDR到DDR再到DDR2一路走來(lái)，又都產(chǎn)生了什么樣的變化，又都在哪些方面進(jìn)行了改進(jìn)，帶來(lái)了速度性能的進(jìn)一步提升呢？帶著這個(gè)疑問(wèn)搜索了一些資料，也分別找來(lái)SDR/DDR/DDR2芯片的datasheet細(xì)細(xì)比對(duì)，也許用這篇文比較也無(wú)法完全說(shuō)明白他們的迥異，但是至少特權(quán)同學(xué)希望通過(guò)這篇文章能夠讓大家對(duì)他們之間的區(qū)別有一個(gè)大概的認(rèn)識(shí)，尤其一樣對(duì)SDR SDRAM有過(guò)深入了解的網(wǎng)友，相信通過(guò)比較，對(duì)今后快速上手DDR/DDR2的操作就如抬腿再上一個(gè)臺(tái)階一樣輕便。

這篇文章不談具體的細(xì)節(jié)，只重點(diǎn)談差異，DDR SDRAM的結(jié)構(gòu)框圖，這重點(diǎn)要來(lái)說(shuō)為何DDR SDRAM雖然操作的時(shí)鐘頻率和SDR SDRAM一樣，卻能夠在數(shù)據(jù)吞吐量上達(dá)到后者的兩倍。也許你會(huì)不以為然，沒(méi)錯(cuò)，DDR就是double data rata，不就是在SDR時(shí)鐘單沿讀寫(xiě)的基礎(chǔ)上變成了DDR的時(shí)鐘雙沿讀寫(xiě)嘛，速度這不就一下翻番了。很對(duì)，但是再往深入去，你思考過(guò)嗎？難道DDR內(nèi)部尋址時(shí)數(shù)據(jù)也是雙沿讀寫(xiě)么？非也DDR SDRAM外部的數(shù)據(jù)總線接口位寬，一般是8位或者16位。而它左邊那個(gè)紅圈里“X16/X32”則表示內(nèi)部2-bit prefetch和實(shí)際存儲(chǔ)單元間的位寬。那么從這里可以發(fā)現(xiàn)，實(shí)際上，DDR內(nèi)部有著和SDR類(lèi)似的結(jié)構(gòu)，只不過(guò)在接口的output buffer與實(shí)際存儲(chǔ)單元間多了一個(gè)2-bit prefetch。而這個(gè)2-bit prefetch與output buffer之間是X8/X16傳輸，但是它與存儲(chǔ)單元之間卻是X16/X32傳輸。你可以這樣設(shè)想，在每次時(shí)鐘的上升沿，2-bit prefetch存儲(chǔ)著外部接口兩次讀寫(xiě)（即兩個(gè)地址）的數(shù)據(jù)，而output buffer卻是每個(gè)時(shí)鐘的上升沿和下降沿都會(huì)讀取一次數(shù)據(jù)（對(duì)應(yīng)一個(gè)地址）。

理解了DDR的數(shù)據(jù)吞吐量提升的實(shí)質(zhì)原因，在回頭看看SDR的結(jié)構(gòu)。如下面說(shuō)接口的差異，左側(cè)的DDR接口，右側(cè)的SDR接口一般SDR接口有時(shí)鐘信號(hào)CLK、控制信號(hào)CKE/CSn/RASn/CASn/WEn/DQM、地址總線AB（包括Block地址）、數(shù)據(jù)總線DB。而一比對(duì)DDR，在SDR的基礎(chǔ)上多了什么？CKn（暫且認(rèn)為CK對(duì)應(yīng)前面的CLK，但實(shí)際使用中還是有所不同的）和DQS。

SDR的數(shù)據(jù)、地址乃至控制信號(hào)的鎖存都有賴于唯一的時(shí)鐘信號(hào)CLK，而DDR的數(shù)據(jù)總線DB的鎖存時(shí)鐘則是DQS，地址和控制信號(hào)的鎖存時(shí)鐘為CK/CKn，CK/CKn是一對(duì)差分輸入的時(shí)鐘信號(hào)。DQS鎖存數(shù)據(jù)作為SDRAM的寫(xiě)入時(shí)鐘時(shí)，由外部器件產(chǎn)生，并且和數(shù)據(jù)是中央對(duì)齊的；而作為SDRAM的讀時(shí)鐘時(shí)，是由SDRAM產(chǎn)生，并且和數(shù)據(jù)是沿對(duì)齊的。

再比較它們的電氣特性，只說(shuō)一點(diǎn)，SDR是3.3V器件，DDR是2.5V器件。

比較完DDR和SDR，再來(lái)說(shuō)DDR2。找了幾份DDR2的datasheet，都沒(méi)有看到它的功能框圖，但是從一些資料的描述中說(shuō)道DDR2不同于DDR主要在于從2-bit prefetch提升到4-bit prefetch。那么從前面圖1的敘述中我們不難推斷從DDR到DDR2的性能再獲提升的原因，和SDR到DDR有著異曲同工之妙。DDR2的讀寫(xiě)方式和DDR基本一致，都是采用時(shí)鐘雙沿進(jìn)行讀寫(xiě)，DDR2的讀寫(xiě)時(shí)序如圖5所示。另外，也許SDRAM的時(shí)鐘CLK可以差不多，但是DDR2的DQS速度可以達(dá)到DDR的兩倍，這也就是它們的DQ/DQS操作時(shí)序一樣的情況下，數(shù)據(jù)吞吐量卻倍增的原因。

比對(duì)DDR與DDR2的接口，其實(shí)DDR2就多了一個(gè)DQSn，即DQS/DQSn為一對(duì)差分?jǐn)?shù)據(jù)時(shí)鐘，用差分時(shí)鐘還是單獨(dú)信號(hào)作為時(shí)鐘是可以通過(guò)初始化寄存器時(shí)進(jìn)行設(shè)置的。

最后還是比較電氣特性，DDR2已經(jīng)降到了1.8V，若要最大限度的提升速度，降低電壓勢(shì)在必行。

除了上面一些的比較，還有封裝也是有講究的，SDR/DDR還是以TSSOP為主，到DDR2就不得不全部改頭換面升級(jí)為FBGA了，這其中不僅有體積的考慮，更多的是速度的需要和散熱的要求。

這些不同點(diǎn)可能只是表象，真正的差別其實(shí)還是需要工程師們?cè)诰唧w操作過(guò)程中去比較和總結(jié)。