幾年前，我參加了關(guān)于并行編程的研討會(huì)。當(dāng)時(shí)，將多個(gè)處理器用于執(zhí)行程序的使用僅限于處于起步階段的超級(jí)計(jì)算機(jī)或小型神經(jīng)計(jì)算機(jī)。從那時(shí)起，在多個(gè)處理器之間分配軟件任務(wù)以提高速度的概念已變得有些普遍。實(shí)際上，當(dāng)今許多個(gè)人計(jì)算機(jī)都具有雙核或四核，其中每個(gè)核都是獨(dú)立的處理單元。

這種多重過(guò)程不限于將較大的過(guò)程劃分為較小的過(guò)程。它也可以用于將線(xiàn)性過(guò)程轉(zhuǎn)換為較短的并行過(guò)程。對(duì)于單向和循環(huán)的PCB原型制造，這種并行化可以有效地與原型迭代速度提高開(kāi)發(fā)板效率。這可能不會(huì)立即顯現(xiàn)。但是，在回顧了什么是PCB原型之后，應(yīng)該可以更清楚地利用并行原型的方式。

典型的PCB原型

開(kāi)發(fā)電子電路板等產(chǎn)品的兩個(gè)基本階段是：仿真和原型制作。模擬; 盡管有時(shí)會(huì)被忽略，但它是通過(guò)軟件完成的，其目的是驗(yàn)證電路設(shè)計(jì)是否符合其性能和功能設(shè)計(jì)標(biāo)準(zhǔn)。電子電路仿真是一種寶貴的工具，因?yàn)樗藰?gòu)建不必要的電路板的需要，而這些電路板幾乎沒(méi)有機(jī)會(huì)達(dá)到設(shè)計(jì)目標(biāo)。通過(guò)仿真測(cè)試只是電子設(shè)計(jì)的第一步，因?yàn)橛布O(shè)備或PCB也必須經(jīng)過(guò)測(cè)試?？梢酝ㄟ^(guò)目的，過(guò)程和結(jié)果來(lái)定義這種稱(chēng)為原型的測(cè)試，如下所示。

l目的

PCB原型制作的目的是構(gòu)建和測(cè)試功能，操作和設(shè)計(jì)的物理實(shí)施方案。 結(jié)構(gòu)完整性。結(jié)構(gòu)的完整性代表著電路板的質(zhì)量和可靠性，通常根據(jù)PCB的預(yù)期用途來(lái)進(jìn)行調(diào)節(jié)。

l處理

PCB原型制作通常分為三個(gè)階段。正如通常在確定最終參數(shù)并滿(mǎn)足要求之前需要進(jìn)行多次仿真一樣，原型設(shè)計(jì)是循環(huán)的，通常在最終之前需要多次迭代PCB構(gòu)造 已完成。

l結(jié)果

對(duì)于每個(gè)原型迭代，都會(huì)創(chuàng)建并測(cè)試一個(gè)組裝好的PCB。測(cè)試結(jié)果確定是否需要其他迭代。通常，額外的迭代意味著重新設(shè)計(jì)或設(shè)計(jì)變更，需要構(gòu)建和測(cè)試新板。PCB原型的最終結(jié)果是可用于電路板的設(shè)計(jì)小聲 要么 高音量 生產(chǎn)，取決于電路板的預(yù)期應(yīng)用。

既然我們已經(jīng)回答了PCB原型通常需要做什么，那么讓我們看看是否可以使用并行化來(lái)改善開(kāi)發(fā)。

并行PCB原型設(shè)計(jì)

如上所述，PCB原型制作通常是一個(gè)迭代過(guò)程，需要進(jìn)行多次設(shè)計(jì)更改并在最終設(shè)計(jì)完成之前進(jìn)行重建。實(shí)際上，設(shè)計(jì)質(zhì)量和迭代次數(shù)是成比例的，因?yàn)槊看蔚紩?huì)產(chǎn)生更好或更優(yōu)質(zhì)的設(shè)計(jì)。盡管可以預(yù)料到這些周期，但通常也希望將其數(shù)量減到最少。迭代次數(shù)越多，開(kāi)發(fā)所需的時(shí)間和成本就越多。在大多數(shù)情況下，時(shí)間和成本都是有限的。例如，大多數(shù)開(kāi)發(fā)人員都有一個(gè)交付時(shí)間表，根據(jù)客戶(hù)的不同，交付時(shí)間表可能不會(huì)有所變化。

毫不奇怪，有各種策略可以減少準(zhǔn)備時(shí)間。其中之一是采用并行原型設(shè)計(jì)策略。可以將并行原型定義為集體地而不是順序地物理測(cè)試不同的電路板實(shí)施例，就像對(duì)典型原型所做的那樣。并行化允許對(duì)設(shè)計(jì)的各個(gè)方面進(jìn)行測(cè)試或分析，以期比順序迭代所允許的更快地改善總體設(shè)計(jì)。在實(shí)施并行原型制作時(shí)，可以采取許多步驟來(lái)提高其有效性。這些措施包括使用更便宜的組件，更大的電路板或以其他方式放寬電路板參數(shù)。

這些方法可能有效，也可以在典型的原型設(shè)計(jì)中應(yīng)用；但是，每個(gè)人都需要單獨(dú)確定并順序確定以提供準(zhǔn)確的比較。這實(shí)際上將擴(kuò)展原型制作過(guò)程。但是，如果這些替代設(shè)計(jì)以同時(shí)或并行的方式制造和測(cè)試，則可以利用它們來(lái)使原型制作過(guò)程更有效。在這些情況下，并行PCB原型設(shè)計(jì)具有明顯的優(yōu)勢(shì)，如下表所示。

如上表所示，并行原型設(shè)計(jì)允許開(kāi)發(fā)滿(mǎn)足設(shè)計(jì)目標(biāo)的單個(gè)獲獎(jiǎng)設(shè)計(jì)或多個(gè)競(jìng)爭(zhēng)設(shè)計(jì)。實(shí)際上，由于必須停止電路板制造，直到完成測(cè)試和重新設(shè)計(jì)，典型的過(guò)程才能像并行處理那樣快。對(duì)于并行原型，可以在此停機(jī)期間制造替代設(shè)計(jì)，這將大大提高效率。

顯然，從軟件開(kāi)發(fā)中汲取經(jīng)驗(yàn)并建立并行原型設(shè)計(jì)策略對(duì)改善PCB開(kāi)發(fā)非常有益。但是，要充分利用這種方法，您的合同制造商（CM）應(yīng)該具有敏捷的制造過(guò)程，并且能夠快速響應(yīng)電路板設(shè)計(jì)的變化。