chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA與DSP的關(guān)系

電子工程師 ? 來源:FPGA設(shè)計(jì)論壇 ? 作者:FPGA設(shè)計(jì)論壇 ? 2020-10-25 09:50 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

常所說的單片機(jī)側(cè)重于控制,不支持信號處理,屬于低端嵌入式處理器,arm可以看做是低端單片機(jī)升級版,支持操作系統(tǒng)管理,更多接口如網(wǎng)卡,處理能力更強(qiáng);fpga是可編程邏輯器件,側(cè)重時(shí)序,可構(gòu)建從小型到大型的幾乎所有數(shù)字電路系統(tǒng),dsp主要完成復(fù)雜的數(shù)字信號處理,如fft,通常一個(gè)復(fù)雜系統(tǒng)可以由單片機(jī)、arm、fpga、dsp中的一種或幾種構(gòu)成,各有優(yōu)勢和不足。

dsp通常用于運(yùn)算密集型,fpga用于控制密集型,許多人都用dsp高算法,用fpga作外圍控制電路。

去年xilinx在北京介紹FPGA和DSP融合的時(shí)候,大有席卷DSP和FPGA市場之勢。但后來在實(shí)際中發(fā)現(xiàn)其阻力也是不小的,關(guān)鍵是很難搭配FPGA和DSP的比重。我們知道FPGA擅長各種控制(也包括適時(shí)性非常高的信號處理如移動通信中基帶濾波,該濾波用C5000,C6000很難勝任,除非多芯片并行),DSP擅長各種信號處理運(yùn)算,但在一個(gè)系統(tǒng)中究竟有多大的控制電路,有多少密集運(yùn)算?變數(shù)是很大的,我們不可能用一個(gè)芯片解決這個(gè)問題。對于運(yùn)算密集性系統(tǒng),我們?nèi)绻褂眠@種芯片的話很有可能還要其他DSP,那么我們需要了解多種DSP編程和接口設(shè)計(jì),這是否與我們的初衷背道而馳呢?

上面都是一些基本概念的介紹,下面我就來通俗介紹一下,在DSP里,你是一個(gè)軟件設(shè)計(jì)者,硬件已經(jīng)完全固化,你所要做的,就是在這個(gè)固定的硬件平臺實(shí)現(xiàn)其功能的最優(yōu)化,一般TI的DSP涉及最多的是一些基本的BIOS操作系統(tǒng)之間的任務(wù)調(diào)度,以及算法改進(jìn)與優(yōu)化等待,DSP的關(guān)鍵優(yōu)勢包括其對于新型及復(fù)雜算法時(shí)的更短的開發(fā)時(shí)間,以及能夠運(yùn)行多種算法的靈活性。

而對于FPGA來說,你是一個(gè)硬件設(shè)計(jì)者,F(xiàn)PGA就是一張白紙,上面寫什么,畫什么都取決于你。同樣一片F(xiàn)PGA,菜鳥和高手實(shí)現(xiàn)的功能會是天壤之別,F(xiàn)PGA的最大優(yōu)勢在于硬件實(shí)現(xiàn)以及通過并行處理實(shí)現(xiàn)的效率增益。使用FPGA,您大多的時(shí)間并非進(jìn)行算法設(shè)計(jì)與優(yōu)化,而是邏輯設(shè)計(jì)與時(shí)序約束等等。

FPGA與DSP關(guān)系:

1、DSP側(cè)重于核心算法處理,F(xiàn)PGA側(cè)重于外圍控制處理。

2、DSP內(nèi)是用C語言編寫,語言執(zhí)行是串行處理,效率比較低。

FPGA側(cè)重于并行處理,效率較高;還有交合邏輯(外圍接口、通訊等);

FPGA發(fā)展領(lǐng)域:

使用領(lǐng)域:電子設(shè)計(jì)、通訊、汽車、軍工

不適合:消費(fèi)類產(chǎn)品(手機(jī))—FPGA功耗高;

FPGA技術(shù)難點(diǎn):

1、需要專門的硬件語言來開發(fā)。

2、FPGA靈活性比較高,設(shè)計(jì)是由工程師來決定,需要測試驗(yàn)證。

原文標(biāo)題:FPGA與DSP關(guān)系是什么

文章出處:【微信公眾號:FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    20140

    瀏覽量

    246545
  • dsp
    dsp
    +關(guān)注

    關(guān)注

    559

    文章

    8205

    瀏覽量

    363718
  • FPGA
    +關(guān)注

    關(guān)注

    1653

    文章

    22271

    瀏覽量

    629796
  • 信號處理
    +關(guān)注

    關(guān)注

    49

    文章

    1089

    瀏覽量

    104856

原文標(biāo)題:FPGA與DSP關(guān)系是什么

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    Altera Agilex 5 D系列FPGA和SoC家族全面升級

    Agilex 5 D 系列 FPGA 和 SoC 家族全面升級,為中端 FPGA 應(yīng)用能力帶來巨大飛躍——邏輯單元、內(nèi)存、DSP/AI 算力提升高達(dá) 2.5 倍,外存帶寬提升高達(dá) 2 倍,輕松駕馭功耗和空間受限環(huán)境中的高計(jì)算性能
    的頭像 發(fā)表于 11-25 14:42 ?627次閱讀

    DSPFPGA之間SRIO通信的問題?

    目前在使用DSPFPGA之間通過SRIO的SWRITE事務(wù)完成雙向數(shù)據(jù)通信,大多數(shù)情況下都正常,但是在我不停的給DSP進(jìn)行燒寫程序時(shí),會偶爾出錯(cuò),FPGA無法收到
    發(fā)表于 11-15 16:22

    FPGA+DSP/ARM架構(gòu)開發(fā)與應(yīng)用

    自中高端FPGA技術(shù)成熟以來,FPGA+DSP/ARM架構(gòu)的硬件設(shè)計(jì)在眾多工業(yè)領(lǐng)域得到廣泛應(yīng)用。例如無線通信、圖像處理、工業(yè)控制、儀器測量等。
    的頭像 發(fā)表于 10-15 10:39 ?3507次閱讀
    <b class='flag-5'>FPGA+DSP</b>/ARM架構(gòu)開發(fā)與應(yīng)用

    【TES600G】青翼凌云科技基于JFM7K325T FPGA+FT-M6678 DSP的全國產(chǎn)化信號處理平臺

    ?產(chǎn)品概述TES600G是一款基于FPGA+DSP協(xié)同處理架構(gòu)的通用高性能實(shí)時(shí)信號處理平臺,該平臺采用1片國防科大的銀河飛騰多核浮點(diǎn)/定點(diǎn)DSPFT-M6678作為主處理單元,采用1片復(fù)旦微
    的頭像 發(fā)表于 09-16 16:59 ?1092次閱讀
    【TES600G】青翼凌云科技基于JFM7K325T <b class='flag-5'>FPGA</b>+FT-M6678 <b class='flag-5'>DSP</b>的全國產(chǎn)化信號處理平臺

    DSP芯片與800G光模塊的核心關(guān)系:Transmit Retimed DSP、LPO與LRO方案的探討

    本文深入探討DSP芯片在800G光模塊中的核心作用,包括Transmit Retimed DSP架構(gòu)與新興LPO/LRO方案的對比分析。DSP在信號均衡、誤碼控制與長距離傳輸中不可或缺,而LPO/LRO以低功耗優(yōu)勢適用于短距互聯(lián)
    的頭像 發(fā)表于 09-10 16:32 ?1404次閱讀
    <b class='flag-5'>DSP</b>芯片與800G光模塊的核心<b class='flag-5'>關(guān)系</b>:Transmit Retimed <b class='flag-5'>DSP</b>、LPO與LRO方案的探討

    【 VPX638】青翼凌云科技基于KU115 FPGA+C6678 DSP的6U VPX雙FMC接口通用信號處理平臺

    VPX638是一款基于KU115 FPGA + C6678 DSP的6U VPX雙FMC接口通用信號處理平臺,該平臺采用一片Xilinx的Kintex UltraScale系列FPGA
    的頭像 發(fā)表于 09-01 13:42 ?412次閱讀
    【 VPX638】青翼凌云科技基于KU115 <b class='flag-5'>FPGA</b>+C6678 <b class='flag-5'>DSP</b>的6U VPX雙FMC接口通用信號處理平臺

    AI狂飆, FPGA會掉隊(duì)嗎? (中)

    機(jī)會(續(xù))特點(diǎn)三:集成度高FPGA從90年代就開始逐漸集成一些硬化功能模塊,如SRAM塊,DSP塊,高速串行收發(fā)器XCVR或叫Serdes,PCIe和以太網(wǎng)硬核,
    的頭像 發(fā)表于 08-08 09:36 ?737次閱讀
    AI狂飆, <b class='flag-5'>FPGA</b>會掉隊(duì)嗎? (中)

    中科億海微SoM模組——FPGA+DSP核心板

    FPGA+DSP核心板是基于中科億海微EQ6HL130型FPGA芯片搭配國產(chǎn)DSP開發(fā)的高性能核心板卡。對外接口采取郵票孔連接方式,可以極大提高信號傳輸質(zhì)量和焊接后的機(jī)械強(qiáng)度。核心板卡的系統(tǒng)框圖如下
    的頭像 發(fā)表于 06-20 14:12 ?766次閱讀
    中科億海微SoM模組——<b class='flag-5'>FPGA+DSP</b>核心板

    FPGA從0到1學(xué)習(xí)資料集錦

    ,RAM 也往往容量非常小。現(xiàn)在的 FPGA 不 僅包含以前的 LE,RAM也更大更快更靈活,管教 IOB 也更加的復(fù)雜,支持的 IO 類型也更多,而且內(nèi)部還集成了一些特殊功能單元,包括: DSP
    發(fā)表于 05-13 15:41

    請問3通道同時(shí)數(shù)據(jù)采集,每通道200MHZ,計(jì)劃使用ADS4129,能不采用FPGA方案?直接通過DSP接收數(shù)據(jù)嗎?

    如題。請問需要3通道同時(shí)數(shù)據(jù)采集,每通道200MHZ,計(jì)劃使用3片ADS4129或者ADS4128??梢圆徊捎?b class='flag-5'>FPGA方案,直接通過DSP接收數(shù)據(jù)嗎? 研究了C665X系列DSP,UPP的最高速只有75MHZ。能有其他
    發(fā)表于 01-23 08:35

    關(guān)系型數(shù)據(jù)庫和非關(guān)系型區(qū)別

    關(guān)系型數(shù)據(jù)庫和非關(guān)系型數(shù)據(jù)庫在多個(gè)方面存在顯著差異,主機(jī)推薦小編為您整理發(fā)布關(guān)系型數(shù)據(jù)庫和非關(guān)系型區(qū)別,以下是它們的主要區(qū)別。
    的頭像 發(fā)表于 01-10 09:58 ?1403次閱讀

    ADS5407對于channel A和B有沒有什么對應(yīng)關(guān)系?

    每個(gè)ADS5407片子,都有2對SYNCOUTP/N管腳 1.對于channel A和B有沒有什么對應(yīng)關(guān)系? 2.針對多片ADCs同步應(yīng)用中,如果每片5407只接一對SYNCOUT到FPGA,能否可行?
    發(fā)表于 12-25 07:12

    當(dāng)DSPFPGA通訊的時(shí)候,XZCS0、XZCS6、XZCS7會影響ADS8556的工作嗎?

    您好,我想用3個(gè)ads8556和1個(gè)FPGA都通過TMS320F28335的XINTF接口與DSP相連,3個(gè)ads8556占用了XZCS0、XZCS6、XZCS7三個(gè)片選信號,DSP只對AD讀數(shù)
    發(fā)表于 12-20 07:30

    高速圖像采集卡設(shè)計(jì)方案:204-基于Xilinx Virtex-6 XC6VLX240T 和TI DSP TMS320C6678的信號處理板

    板卡由我公司自主研發(fā),基于VPX架構(gòu),主體芯片為兩片 TI DSP TMS320C6678,兩片Virtex-6 XC6VLX240T-ff1156 FPGA,1個(gè)RapidIO Switch。FPGA連接FMC子卡。
    的頭像 發(fā)表于 12-19 11:09 ?1160次閱讀
    高速圖像采集卡設(shè)計(jì)方案:204-基于Xilinx Virtex-6 XC6VLX240T 和TI <b class='flag-5'>DSP</b> TMS320C6678的信號處理板

    FPGA 與微控制器優(yōu)缺點(diǎn)比較

    和可編程互連組成。它們的主要優(yōu)點(diǎn)是并行處理能力極強(qiáng),可以同時(shí)執(zhí)行多個(gè)操作,這使得FPGA在需要高速數(shù)據(jù)處理的應(yīng)用中表現(xiàn)出色,如數(shù)字信號處理(DSP)、通信系統(tǒng)和高速接口。 微控制器 微控制器是基于中央處理單元(CPU)的系統(tǒng),通常包含內(nèi)存、輸入/輸出
    的頭像 發(fā)表于 12-02 09:58 ?1699次閱讀