臺積電第六代CoWoS晶圓級芯片封裝量產(chǎn)，單封裝內(nèi)集成多達(dá)12顆HBM內(nèi)存
據(jù)媒體報(bào)道，作為全球一號代工廠，臺積電已經(jīng)開始大規(guī)模量產(chǎn)第六代CoWoS晶圓級芯片封裝技術(shù)，集成度大大提高。
我們知道，如今的高端半導(dǎo)體芯片越來越復(fù)雜，傳統(tǒng)的封裝技術(shù)已經(jīng)無法滿足，Intel、臺積電、三星等紛紛研發(fā)了各種2.5D、3D封裝技術(shù)，將不同IP模塊以不同方式，整合封裝在一顆芯片內(nèi)，從而減低制造難度和成本。
CoWoS的全稱為Chip-on-Wafer-on-Substrate，是一種將芯片、基底都封裝在一起的技術(shù)，并且是在晶圓層級上進(jìn)行，目前只有臺積電掌握，技術(shù)細(xì)節(jié)屬于商業(yè)機(jī)密。
它屬于2.5D封裝技術(shù)，常用于HBM高帶寬內(nèi)存的整合封裝，比如AMD Radeon VII游戲卡、NVIDIA V100計(jì)算卡都屬于此類。
CoWoS封裝結(jié)構(gòu)簡圖
臺積電當(dāng)然也不會披露第六代CoWoS的細(xì)節(jié)，只是說可以在單個(gè)封裝內(nèi)，集成多達(dá)12顆HBM內(nèi)存。
最新的HBM2E已經(jīng)可以做到單顆容量16GB，12顆封裝在一起那就是海量的192GB！
責(zé)任編輯：gt
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
芯片
+關(guān)注
關(guān)注
463文章
54024瀏覽量
466390 -
臺積電
+關(guān)注
關(guān)注
44文章
5803瀏覽量
176428 -
晶圓
+關(guān)注
關(guān)注
53文章
5414瀏覽量
132335 -
封裝
+關(guān)注
關(guān)注
128文章
9258瀏覽量
148697
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
臺積電CoWoS技術(shù)的基本原理
隨著高性能計(jì)算（HPC）、人工智能（AI）和大數(shù)據(jù)分析的快速發(fā)展，諸如CoWoS（芯片-晶圓-基板）等先進(jìn)封裝技術(shù)對于提升計(jì)算性能和效率的重
臺積電CoWoS平臺微通道芯片封裝液冷技術(shù)的演進(jìn)路線
臺積電在先進(jìn)封裝技術(shù)，特別是CoWoS（Chip on Wafer on Substrate）平臺上的微通道
什么是晶圓切割與框架內(nèi)貼片
在半導(dǎo)體制造的精密工藝鏈條中，芯片切割作為晶圓級封裝的關(guān)鍵環(huán)節(jié)，其技術(shù)演進(jìn)與設(shè)備精度直接關(guān)系到芯片
功率半導(dǎo)體晶圓級封裝的發(fā)展趨勢
在功率半導(dǎo)體封裝領(lǐng)域，晶圓級芯片規(guī)模封裝技術(shù)正引領(lǐng)著分立功率器件向更高
HBM技術(shù)在CowoS封裝中的應(yīng)用
HBM通過使用3D堆疊技術(shù)，將多個(gè)DRAM（動態(tài)隨機(jī)存取存儲器）芯片堆疊在一起，并通過硅通孔（TSV，Through-Silicon Via）進(jìn)行連接，從而實(shí)現(xiàn)高帶寬和低功耗的特點(diǎn)。HBM的應(yīng)用中，
化圓為方，臺積電整合推出最先進(jìn)CoPoS半導(dǎo)體封裝
成熟技術(shù)基礎(chǔ)上的創(chuàng)新升級。長期以來，CoWoS作為臺積電的主力封裝技術(shù)，憑借在高性能計(jì)算芯片領(lǐng)域
什么是晶圓級扇出封裝技術(shù)
晶圓級扇出封裝（FO-WLP）通過環(huán)氧樹脂模塑料（EMC）擴(kuò)展芯片有效面積，突破了扇入型封裝的I
什么是晶圓級扇入封裝技術(shù)
在微電子行業(yè)飛速發(fā)展的背景下，封裝技術(shù)已成為連接芯片創(chuàng)新與系統(tǒng)應(yīng)用的核心紐帶。其核心價(jià)值不僅體現(xiàn)于物理防護(hù)與電氣/光學(xué)互聯(lián)等基礎(chǔ)功能，更在于應(yīng)對多元化市場需求的適應(yīng)性突破，本文著力介紹晶圓
扇出型晶圓級封裝技術(shù)的工藝流程
常規(guī)IC封裝需經(jīng)過將晶圓與IC封裝基板焊接，再將IC基板焊接至普通PCB的復(fù)雜過程。與之不同，WLP基于IC晶
封裝工藝中的晶圓級封裝技術(shù)
我們看下一個(gè)先進(jìn)封裝的關(guān)鍵概念——晶圓級封裝（Wafer Level Package，WLP）。
臺積電最大先進(jìn)封裝廠AP8進(jìn)機(jī)
。改造完成后AP8 廠將是臺積電目前最大的先進(jìn)封裝廠，面積約是此前 AP5 廠的四倍，無塵室面積達(dá) 10 萬平方米。 臺
全球芯片產(chǎn)業(yè)進(jìn)入2納米競爭階段：臺積電率先實(shí)現(xiàn)量產(chǎn)!
隨著科技的不斷進(jìn)步，全球芯片產(chǎn)業(yè)正在進(jìn)入一個(gè)全新的競爭階段，2納米制程技術(shù)的研發(fā)和量產(chǎn)成為了各大芯片制造商的主要目標(biāo)。近期，臺積
工商網(wǎng)監(jiān)
評論