以下文章來(lái)源于算力冷時(shí)代圈，作者冷時(shí)代

臺(tái)積電在先進(jìn)封裝技術(shù)，特別是CoWoS（Chip on Wafer on Substrate）平臺(tái)上的微通道芯片液冷技術(shù)路線(xiàn)，是其應(yīng)對(duì)高性能計(jì)算和AI芯片高熱流密度挑戰(zhàn)的關(guān)鍵策略。本報(bào)告將基于臺(tái)積電相關(guān)的研究成果和已發(fā)表文獻(xiàn)，深入探討其微通道芯片封裝液冷技術(shù)的演進(jìn)路線(xiàn)。

作為全球領(lǐng)先的晶圓代工企業(yè)，臺(tái)積電在先進(jìn)封裝技術(shù)方面持續(xù)創(chuàng)新，其研發(fā)的CoWoS平臺(tái)，已成為集成高帶寬內(nèi)存（HBM）和多個(gè)系統(tǒng)級(jí)芯片（SoC）的關(guān)鍵技術(shù) 。CoWoS技術(shù)雖然極大地提升了芯片的集成度和性能，但也帶來(lái)了前所未有的散熱挑戰(zhàn)。為此，臺(tái)積電及其生態(tài)系統(tǒng)伙伴積極探索并部署一系列前沿液冷解決方案，以期有效管理這些高性能芯片所產(chǎn)生的巨大熱量，其技術(shù)演進(jìn)主要體現(xiàn)在以下幾個(gè)方面。

一、CoWoS平臺(tái)與芯片液冷的初期探索

（2009年前后）

CoWoS技術(shù)是臺(tái)積電開(kāi)發(fā)的一種2.5D/3D堆疊異構(gòu)集成封裝解決方案，通過(guò)將多個(gè)芯片集成在單一硅中介層上實(shí)現(xiàn)高密度互聯(lián)。

工藝流程分為兩個(gè)主要步驟：首先芯片通過(guò)Chip-on-Wafer（CoW）的方式連接到硅晶圓，隨后，將此結(jié)構(gòu)與基板（Substrate）結(jié)合，形成完整的CoWoS封裝。硅中介層作為核心技術(shù)組件，利用微凸塊（μBumps）和硅通孔（TSV）替代傳統(tǒng)引線(xiàn)鍵合，顯著提升了芯片間的互聯(lián)密度和數(shù)據(jù)傳輸帶寬。

圖1：CoWoS 2.5D封裝示意圖

技術(shù)應(yīng)用：該技術(shù)廣泛應(yīng)用于數(shù)據(jù)中心和AI系統(tǒng)的HPC領(lǐng)域，以集成大型中介層、SoC芯片和高帶寬內(nèi)存（HBM）單元。

分類(lèi)與演進(jìn)：根據(jù)硅中介層的設(shè)計(jì)差異，臺(tái)積電將CoWoS封裝技術(shù)分為三種類(lèi)型——CoWoS-S（Silicon Interposer）、CoWoS-R（RDL Interposer）以及CoWoS-L（Local Silicon Interconnect and RDL Interposer）。根據(jù)臺(tái)積電披露信息，第一個(gè)3.5倍光罩尺寸的CoWoS-L 已經(jīng)開(kāi)發(fā)完成，并于2024年進(jìn)入生產(chǎn)。針對(duì) 5.5倍光罩尺寸中介層的新CoWoS-L開(kāi)發(fā)已于今年開(kāi)始，以滿(mǎn)足封裝的更高性能目標(biāo)。

隨著芯片功耗的增加以及芯片內(nèi)部熱點(diǎn)區(qū)域熱流密度達(dá)到500W/cm2以上，芯片液冷成為關(guān)鍵技術(shù)，這為后續(xù)臺(tái)積電在CoWoS平臺(tái)上集成芯片液冷方案奠定了理論基礎(chǔ)。

二、微通道芯片液冷的集成與驗(yàn)證

2025年

為了解決CoWoS平臺(tái)上的高功率和高功率密度散熱問(wèn)題，臺(tái)積電已在2025年的研究中展示了一種芯片液冷解決方案——硅集成微通道冷卻系統(tǒng)（IMC-Si）。

IMC-Si 通過(guò)SoIC晶圓鍵合技術(shù)，在 SoC 芯片背面制造蛋形硅微柱陣列，冷卻液直接流經(jīng)硅微柱間隙，與芯片熱源實(shí)現(xiàn)無(wú) TIM 層接觸，將熱阻降低至趨近于零。陣列高度 150μm，直徑 340×220μm，形成硅集成微通道。（前文我們對(duì)微通道進(jìn)行系統(tǒng)分析，請(qǐng)點(diǎn)擊查看微納通道冷板的技術(shù)路線(xiàn)及進(jìn)展）該方案已在3.3X倍光罩尺寸的CoWoS-R封裝上進(jìn)行了演示，其優(yōu)勢(shì)在于只需對(duì)現(xiàn)有CoWoS工藝流程進(jìn)行最小化修改。這種芯片液冷解決方案通過(guò)在硅邏輯芯片和液體歧管蓋之間點(diǎn)膠一種耐翹曲密封劑來(lái)形成，實(shí)現(xiàn)了冷卻劑與芯片的直接接觸 。

這標(biāo)志著微通道芯片液冷技術(shù)從概念驗(yàn)證走向?qū)嶋H應(yīng)用的關(guān)鍵一步，為未來(lái)高性能計(jì)算和AI應(yīng)用提供了強(qiáng)大的散熱支持。

圖2：芯片液冷在 CoWoS平臺(tái)上的集成工藝流程

三、微通道芯片液冷設(shè)計(jì)與優(yōu)化

持續(xù)進(jìn)行

下圖展示了微通道芯片液冷的詳細(xì)技術(shù)圖，包括芯片冷卻組件的分解圖、芯片相關(guān)組件的內(nèi)部結(jié)構(gòu)圖以及微通道冷卻板的詳細(xì)視圖，這些都用于解釋微通道芯片液冷系統(tǒng)的結(jié)構(gòu)和工作原理 。

圖3：微通道芯片液冷技術(shù)圖

結(jié)構(gòu)多樣化：研究人員對(duì)不同結(jié)構(gòu)的微通道設(shè)計(jì)進(jìn)行了評(píng)估，例如微通道熱沉（MCHS）、直列微針翅熱沉（I-MPFHS）和交錯(cuò)微針翅熱沉（S-MPFHS），并通過(guò)微加工和硅-硅直接鍵合技術(shù)集成到微通道芯片液冷系統(tǒng)中 。

多層微通道：多層微通道芯片液冷已被提出用于4x4芯片陣列的散熱，其熱流密度可達(dá)500W/cm2 。

變截面通道：為了進(jìn)一步優(yōu)化流動(dòng)和傳熱性能，研究人員還提出了可變截面微通道液冷板的設(shè)計(jì)，以解決服務(wù)器芯片微通道液冷板的挑戰(zhàn) 。這種設(shè)計(jì)有助于優(yōu)化冷卻液的流動(dòng)，提高熱交換效率 。

低熱阻優(yōu)化：在實(shí)驗(yàn)室環(huán)境中，微通道芯片液冷已被設(shè)計(jì)和表征用于冷卻單芯片模塊（SCM）中極高功率密度的芯片，通過(guò)多個(gè)換熱區(qū)域和優(yōu)化的翅片設(shè)計(jì)，實(shí)現(xiàn)了芯片表面與入口冷卻水之間16.2°C·mm2/W的平均單位熱阻 。在實(shí)際應(yīng)用中，單相微通道液冷系統(tǒng)在流體壓降為0.25 MPa時(shí)，從冷卻系統(tǒng)表面到入口冷卻水的單位熱阻可達(dá)10.5°C·mm2/W。

四、芯片液冷封裝與多物理場(chǎng)耦合分析

持續(xù)進(jìn)行

臺(tái)積電的微通道芯片液冷技術(shù)路線(xiàn)不僅關(guān)注芯片層面的冷卻，也致力于封裝到系統(tǒng)的整體熱解決方案。

芯片板載封裝：高功率芯片模塊的芯片板載（COB）封裝通過(guò)簡(jiǎn)化制造流程、降低支撐結(jié)構(gòu)成本和提供更低的熱阻來(lái)增強(qiáng)散熱 。

先進(jìn)鍵合技術(shù)：在先進(jìn)封裝中，無(wú)凸塊銅-銅鍵合作為下一代核心技術(shù)正在興起，因?yàn)樗芙鉀Q微凸點(diǎn)間距的限制，這對(duì)于將冷卻結(jié)構(gòu)與芯片更緊密地集成至關(guān)重要 。

圖4：芯片液冷封裝結(jié)構(gòu)

3.多物理場(chǎng)耦合分析：高熱流密度的微通道芯片液冷系統(tǒng)涉及到熱-流-力-電等多物理場(chǎng)耦合特性 。研究發(fā)現(xiàn)，芯片的焦耳熱和冷卻水流量對(duì)多場(chǎng)耦合效應(yīng)下的冷卻性能有顯著影響，揭示了多場(chǎng)耦合效應(yīng)的影響，并提出了增強(qiáng)微通道芯片液冷的方法 。

圖5：芯片液冷多物理場(chǎng)耦合關(guān)系圖

上圖展示了高熱流密度微通道芯片液冷系統(tǒng)中多場(chǎng)耦合關(guān)系的示意圖，包括熱-電雙向耦合、熱-流耦合以及熱-力單向耦合等。

小結(jié)

臺(tái)積電在CoWoS平臺(tái)上的微通道芯片液冷技術(shù)路線(xiàn)，是一個(gè)持續(xù)演進(jìn)的、多方面的策略。它通過(guò)將先進(jìn)的液冷解決方案，如微通道直接集成到封裝中，開(kāi)發(fā)和優(yōu)化芯片微通道結(jié)構(gòu)等增強(qiáng)傳熱機(jī)制，并通過(guò)多物理場(chǎng)耦合分析來(lái)理解和優(yōu)化冷卻系統(tǒng)的性能，旨在有效管理高性能計(jì)算和AI芯片產(chǎn)生的高熱流密度，從而確保未來(lái)高性能芯片的可靠性和持續(xù)發(fā)展 。