chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Xilinx FIR IP的介紹及仿真

電子設計 ? 來源:電子設計 ? 作者:電子設計 ? 2020-10-30 12:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Xilinx FIR IP的介紹與仿真

1 xilinx fir ip 簡介

1)符合 AXI4-Stream 的接口

2)高性能有限脈沖響應(FIR),多相抽取器,多相內插器,半帶,半帶抽取器和半帶內插器,希爾伯特變換和內插濾波器實現

3)最多支持 256 組系數,處理一組以上時,每組 2 至 2048 個系數。

4)輸入數據高達 49 位精度

5)濾波器系數高達 49 位精度

6)支持多達 1024 個交錯數據通道

7)支持高級交錯數據通道序列

8)通過共享控制邏輯支持多個并行數據通道

9)插值和抽取因子通常最多為 64,單通道濾波器的最大為 1024

10)支持大于時鐘頻率的采樣頻率

11)在線系數重裝能力

12)用戶可選的輸出舍入

13)高效的多列結構,適用于所有過濾器的實現和優(yōu)化

Fir 公式

常規(guī)抽頭延遲線 FIR 濾波器表示

2設計驗證思路

混頻模塊內部包含兩個 dds 模塊,一個產生 2khz sine 波,一個產生 3khz sine 波,然后相乘得到 1khz+6khz 的混頻,然后使用 xilinx FIR IP 設計一個低通濾波器濾掉 6khz,最后只剩 1khz。

3 matlab fdatool 設計低通濾波器

1)打開 fdatool

2)低通濾波器設計

Fs=44100;

Fpass =3000;

Fstop =5000;

Apass = 1;

Astop =120;

3系數量化

4)matlab 導出.coe

4 xilinx FIR IP的設置與仿真

左側包含 IP Symbol、Freq.Response、Implementation Details 和 CoefficientReload。右側包括 Filter Options、Channel Specification、Implementation、Detailed Implementation、Interface 和 Summary.

1)Filter Options

(1)系數源(Coefficient Source):直接在 GUI 中使用系數矢量參數或使用由 CoefficientFile 參數指定的 .coe 文件,指定要使用的系數輸入。

(2)系數向量(Coefficient Vector ):用于直接在 GUI 中指定濾波器系數。過濾器系數使用逗號分隔列表以十進制形式指定,與過濾器系數數據文件中的 coefdata 字段相同。與 .coe 文件一樣,可以使用 FIR 編譯器根據您的要求適當量化的非整數實數來指定濾波器系數。

(3)濾波器類型(Filter Typ ):支持五種濾波器類型:單速率 FIR,插值 FIR,抽取 FIR,希爾伯特變換和插值 FIR。

2)Channel Specification

(1)選擇格式(Select format ):選擇用于指定硬件過采樣率,內核可用于處理輸入采樣并生成輸出的時鐘周期數的格式。該值直接影響核心實現和所使用資源的并行度。選擇“頻率規(guī)格”后,可以指定“輸入采樣頻率”和“時鐘頻率”。這些值之間的比率以及其他核心參數決定了硬件過采樣率。

選擇“輸入采樣周期”時,可以指定輸入采樣之間的時鐘周期數。同樣,選 擇“輸出采樣周期”時,可以指定輸出采樣之間的時鐘周期數。

(2)采樣周期(Sample Period ):輸入或輸出采樣之間的時鐘周期數。當指定了多個通道時,該值應該是時分多路復用輸入樣本數據流之間時鐘周期的整數??梢允褂梅謹挡蓸又芷趤碇付ù笥跁r鐘頻率的采樣頻率 .

(3)輸入采樣頻率(Input Sampling Frequency ):該字段可以是整數或實數值;它指定一個通道的采樣頻率。根據時鐘頻率和濾波器參數(例如插值率和通道數)設置上限。

(4)時鐘頻率(Clock Frequency ):此字段可以是整數或實數值。限制是根據采樣頻率,內插率和通道數設置的。該領域僅影響體系結構選擇。最終的實現可能無法達到指定的時鐘速率。

3) Implementation

(1)系數類型(Coefficient Type ):系數數據可以指定為有符號或無符號。

(2)輸入數據小數位(Input Data Fractional Bits ):用于表示過濾器輸入數據樣本的小數部分的輸入數據寬度位數。該字段僅供參考。它與系數小數位一起使用,以計算濾波器的輸出小數位值。此參數在 IP 集成器中自動設置,但也可以被覆蓋。

(3)輸出舍入模式(Output Rounding Mode ):指定要應用于過濾器輸出的舍入類型。

(4)輸出小數位(Output Fractional Bits ):此字段報告用于表示濾波器輸出樣本小數部分的輸出寬度位數

4) Interface

5) Freq.Response

將混頻信號和經過 xilinx FIR IP濾波后信號寫出 matlab 觀察時域和頻域 .

1混頻信號

濾波前的 1khz+6khz 的混頻信號。

2濾波后

如上所示,經過濾波后 6khz 完全被濾除,只剩下 1khz 信號。仿真驗證成功。


審核編輯 黃昊宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • FIR
    FIR
    +關注

    關注

    4

    文章

    152

    瀏覽量

    35287
  • 仿真
    +關注

    關注

    54

    文章

    4458

    瀏覽量

    137953
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    一文詳解SystemC仿真庫的編譯

    AMD Vivado 設計套件以文件和庫的形式提供仿真模型。仿真庫包含器件和 IP 的行為和時序模型。編譯后的庫可供多個設計項目使用。用戶必須在設計仿真之前通過名為 compile_s
    的頭像 發(fā)表于 12-12 15:08 ?4649次閱讀
    一文詳解SystemC<b class='flag-5'>仿真</b>庫的編譯

    Xilinx FPGA串行通信協(xié)議介紹

    Xilinx FPGA因其高性能和低延遲,常用于串行通信接口設計。本文深入分析了Aurora、PCI Express和Serial RapidIO這三種在Xilinx系統(tǒng)設計中關鍵的串行通信協(xié)議。介紹了它們的特性、優(yōu)勢和應用場景
    的頭像 發(fā)表于 11-14 15:02 ?2447次閱讀
    <b class='flag-5'>Xilinx</b> FPGA串行通信協(xié)議<b class='flag-5'>介紹</b>

    【產品介紹】Modelsim:HDL語言仿真軟件

    仿真技術,編譯仿真速度快,編譯的代碼與平臺無關,便于保護IP核,個性化的圖形界面和用戶接口,為用戶加快調錯提供強有力的手段,是FPGA/ASIC設計的首選仿真軟件。
    的頭像 發(fā)表于 11-13 11:41 ?426次閱讀
    【產品<b class='flag-5'>介紹</b>】Modelsim:HDL語言<b class='flag-5'>仿真</b>軟件

    小白也能輕松上手!一招解決IP被封殺難題

    —— fir-proxy 。這款開源高可用代理池能在多個IP中智能自動輪換新IP,大幅降低手動操作時間,讓你專注于攻擊策略,提升演練得分效率。(該項目一個星期的時間就已經有三位數的star,可見質量之高。) 文件下載后,項目需由
    的頭像 發(fā)表于 09-02 10:38 ?545次閱讀
    小白也能輕松上手!一招解決<b class='flag-5'>IP</b>被封殺難題

    vivado仿真時GSR信號的影響

    利用vivado進行設計xilinx FPGA時,寫完設計代碼和仿真代碼后,點擊run simulation(啟動modelsim進行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?1253次閱讀
    vivado<b class='flag-5'>仿真</b>時GSR信號的影響

    智多晶SerDes 2.0 IP介紹

    為了滿足用戶對SerDes日益增漲和多樣化的要求。智多晶SerDes IP推出了2.0版本的升級,本次升級相比1.0版本主要帶來了以下的變化。
    的頭像 發(fā)表于 08-16 15:32 ?1248次閱讀
    智多晶SerDes 2.0 <b class='flag-5'>IP</b><b class='flag-5'>介紹</b>

    FPGA利用DMA IP核實現ADC數據采集

    本文介紹如何利用FPGA和DMA技術處理來自AD9280和AD9708 ADC的數據。首先,探討了這兩種ADC的特點及其與FPGA的接口兼容性。接著,詳細說明了使用Xilinx VIVADO環(huán)境下
    的頭像 發(fā)表于 07-29 14:12 ?5011次閱讀

    基于AD9613與Xilinx MPSoC平臺的高速AD/DA案例分享

    本文主要介紹基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集與高速DA輸出案例
    的頭像 發(fā)表于 06-03 14:22 ?791次閱讀
    基于AD9613與<b class='flag-5'>Xilinx</b> MPSoC平臺的高速AD/DA案例分享

    Xilinx Shift RAM IP概述和主要功能

    Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個 LogiCORE IP 核,用于在 FPGA 中實現高效的移位寄存器(Shift Register)。該
    的頭像 發(fā)表于 05-14 09:36 ?979次閱讀

    基于 FPGA 的任意波形發(fā)生器+低通濾波器系統(tǒng)設計

    主瓣窄,旁瓣峰值小的窗函數。設置好以后將FIR濾波器系數導出,將生成好coe文件導入Vivado中FIR IP核中。撰寫TestBench文件進行波形仿真。 方法二利用DDS 生成一個
    發(fā)表于 05-07 15:34

    概倫電子千兆級高精度電路仿真器NanoSpice Giga介紹

    。NanoSpiceGiga采用TrueSPICE精度級仿真引擎確保了先進工藝節(jié)點下芯片設計中功耗、漏電、時序、噪聲等的精度要求,并通過先進的并行仿真技術在不降低仿真精度的情況下實現高速電路仿
    的頭像 發(fā)表于 04-23 15:21 ?1038次閱讀
    概倫電子千兆級高精度電路<b class='flag-5'>仿真</b>器NanoSpice Giga<b class='flag-5'>介紹</b>

    詳解Xilinx的10G PCS PMA IP

    如果要在Xilinx的FPGA上使用萬兆以太網通信,大致有三種方法構建協(xié)議棧。第一種使用GTX等Serdes作為底層的PHY,上層通過HDL實現構建MAC和IP層,這種方式難度會比較大,底層需要完成PHY層的設計,最終我想通過這種方式實現萬兆以太網的搭建。
    的頭像 發(fā)表于 04-18 15:16 ?1880次閱讀
    詳解<b class='flag-5'>Xilinx</b>的10G PCS PMA <b class='flag-5'>IP</b>

    深入解讀智多晶FIR IP

    在數字信號處理領域,FIR 濾波器憑借其穩(wěn)定性強、線性相位等優(yōu)勢,被廣泛應用于各類信號處理場景。今天,就帶大家深入解讀西安智多晶微電子有限公司推出的FIR IP。
    的頭像 發(fā)表于 03-20 17:08 ?1104次閱讀
    深入解讀智多晶<b class='flag-5'>FIR</b> <b class='flag-5'>IP</b>

    博世GTM IP模塊架構介紹

    上篇文章我們介紹了博世GTM IP模塊的核心功能及基礎結構模塊。本篇文章將繼續(xù)解析GTM模塊架構,重點介紹I/O模塊,特殊功能模塊及內核模塊。這些模塊不僅增強了GTM的信號處理能力,還極大提升了系統(tǒng)的靈活性和集成度,能夠滿足汽車
    的頭像 發(fā)表于 03-07 17:50 ?2275次閱讀
    博世GTM <b class='flag-5'>IP</b>模塊架構<b class='flag-5'>介紹</b>

    Vivado FIR IP核實現

    XilinxFIR IP核屬于收費IP,但是不需要像 Quartus那樣通過修改license文件來破解。如果是個人學習,現在網絡上流傳的license破解文件在破解Vivado的同
    的頭像 發(fā)表于 03-01 14:44 ?2809次閱讀
    Vivado <b class='flag-5'>FIR</b> <b class='flag-5'>IP</b>核實現