chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA片內的工作頻率該如何提高?

電子設計 ? 來源:電子設計 ? 作者:電子設計 ? 2020-10-30 12:31 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

對于設計者來說,當然希望我們設計的電路的工作頻率(在這里如無特別說明,工作頻率指 FPGA 片內的工作頻率)盡量高。我們也經(jīng)常聽說用資源換速度,用流水的方式可以提高工作頻率,這確實是一個很重要的方法,今天我想進一步去分析該如何提高電路的工作頻率。

我們先來分析下是什么影響了電路的工作頻率。

我們電路的工作頻率主要與寄存器到寄存器之間的信號傳播時延及 clock skew 有關。在 FPGA 內部如果時鐘走長線的話,clock skew 很小,基本上可以忽略, 在這里為了簡單起見,我們只考慮信號的傳播時延的因素。信號的傳播時延包括寄存器的開關時延、走線時延、經(jīng)過組合邏輯的時延(這樣劃分或許不是很準確,不過對分析問題來說應該是沒有可以的),要提高電路的工作頻率,我們就要在這三個時延中做文章,使其盡可能的小。

我們先來看開關時延,這個時延是由器件物理特性決定的,我們沒有辦法去改變,所以我們只能通過改變走線方式和減少組合邏輯的方法來提高工作頻率。

1. 通過改變走線的方式減少時延。


我們通過給綜合器加適當?shù)募s束(不可貪心,一般以加 5%裕量較為合適,比如電路工作在 100Mhz,則加約束加到 105Mhz 就可以了,貪心效果反而不好,且極大增加綜合時間)可以將相關的邏輯在布線時盡量布的靠近一點,從而減少走線的時延。(注:約束的實現(xiàn)不完全是通過改進布局布線方式去提高工作頻率,還有其它的改進措施)

2. 通過減少組合邏輯的減少時延。


我們知道,目前大部分 FPGA 都基于 4 輸入 LUT 的,如果一個輸出對應的判斷條件大于四輸入的話就要由多個 LUT 級聯(lián)才能完成,這樣就引入一級組合邏輯時延,我們要減少組合邏輯,無非就是要輸入條件盡可能的少,這樣就可以級聯(lián)的 LUT 更少,從而減少了組合邏輯引起的時延。

我們平時聽說的流水就是一種通過切割大的組合邏輯(在其中插入一級或多級 D 觸發(fā)器,從而使寄存器與寄存器之間的組合邏輯減少)來提高工作頻率的方法。比如一個 32 位的計數(shù)器,該計數(shù)器的進位鏈很長,必然會降低工作頻率,我們可以將其分割成 4 位和 8 位的計數(shù),每當 4 位的計數(shù)器計到 15 后觸發(fā)一次 8 位的計數(shù)器,這樣就實現(xiàn)了計數(shù)器的切割,也提高了工作頻率。

在狀態(tài)機中,一般也要將大的計數(shù)器移到狀態(tài)機外,因為計數(shù)器這東西一般是經(jīng)常是大于 4 輸入的,如果再和其它條件一起做為狀態(tài)的跳變判據(jù)的話,必然會增加 LUT 的級聯(lián),從而增大組合邏輯。以一個 6 輸入的計數(shù)器為例,我們原希望當計數(shù)器計到 111100 后狀態(tài)跳變,現(xiàn)在我們將計數(shù)器放到狀態(tài)機外,當計數(shù)器計到 111011 后產(chǎn)生個 enable 信號去觸發(fā)狀態(tài)跳變,這樣就將組合邏輯減少了。

上面說的都是可以通過流水的方式切割組合邏輯的情況,但是有些情況下我們是很難去切割組合邏輯的,在這些情況下我們又該怎么做呢?

狀態(tài)機就是這么一個例子,我們不能通過往狀態(tài)譯碼組合邏輯中加入流水。如果我們的設計中有一個幾十個狀態(tài)的狀態(tài)機,它的狀態(tài)譯碼邏輯將非常之巨大,毫無疑問,這極有可能是設計中的關鍵路徑。那我們該怎么做呢?還是老思路,減少組合邏輯。我們可以對狀態(tài)的輸出進行分析,對它們進行重新分類,并根據(jù)這個重新定義成一組組小狀態(tài)機,通過對輸入進行選擇(case 語句)并去觸發(fā)相應的小狀態(tài)機,從而實現(xiàn)了將大的狀態(tài)機切割成小的狀態(tài)機。在 ATA6 的規(guī)范中(硬盤的標準),輸入的命令大概有 20 十種,每一個命令又對應很多種狀態(tài),如果用一個大的狀態(tài)機(狀態(tài)套狀態(tài))去做那是不可想象的,我們可以通過 case 語句去對命令進行譯碼,并觸發(fā)相應的狀態(tài)機,這樣做下來這一個模塊的頻率就可以跑得比較高了。

提高 FPGA 工作頻率的本質,就是要減少寄存器到寄存器的時延,最有效的方法就是避免出現(xiàn)大的組合邏輯,也就是要盡量去滿足四輸入的條件,減少 LUT 級聯(lián)的數(shù)量。我們可以通過加約束、流水、切割狀態(tài)的方法提高工作頻率。

FPGA 設計需要多大容量的芯片,設計需要跑多快?這是經(jīng)常困擾工程師的兩大問題。對于前者,我們還可以選用一個較大的芯片實現(xiàn)原型,待原型完成再選用大小合適的芯片;對于后者,通常我們需要預先有一個較精確的預估,就像我們的設計能跑 50M、100M 還是 150M。

除此以外,在使用 EDA 工具設計時,軟件是否穩(wěn)定也是我們需要考慮的問題。比如:

1、500M 的芯片,跑不了 50M 的邏輯,EDA 工具都出現(xiàn)哪些設計問題?


2、為什么只是做了簡單的邏輯,最終卻導致布線擁堵?


3、使用在線邏輯分析儀,經(jīng)常抓取不到自己想要的信號?

審核編輯 黃昊宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1650

    文章

    22217

    瀏覽量

    627785
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    新能源電池深孔極測量突破:新啟航激光頻率梳技術消除光學遮擋,達 2um 級精度

    摘要:本文針對新能源電池深孔極測量難題,介紹新啟航激光頻率梳技術。技術憑借獨特的測量原理,有效消除光學遮擋影響,實現(xiàn) 2um 級高精度測量,為新能源電池極質量把控與性能提升提供關
    的頭像 發(fā)表于 08-11 13:16 ?332次閱讀
    新能源電池深孔極<b class='flag-5'>片</b>測量突破:新啟航激光<b class='flag-5'>頻率</b>梳技術消除光學遮擋,達 2um 級精度

    基于激光頻率梳原理對深孔輪廓測量方法的探究

    摘要 本文針對深孔輪廓高精度測量需求,探究基于激光頻率梳原理的測量方法。闡述方法測量原理、系統(tǒng)構成與測量步驟,通過實例分析其在深孔輪廓測量中的優(yōu)勢,為深孔
    的頭像 發(fā)表于 06-04 11:17 ?372次閱讀
    基于激光<b class='flag-5'>頻率</b>梳原理對深孔<b class='flag-5'>內</b>輪廓測量方法的探究

    FPGA上電工作,CYUSB3014工作異常,為什么?

    路電源。當FPGA工作,CYUSB3014會工作正常;當FPGA上電工作,CYUSB3014工作
    發(fā)表于 05-20 06:48

    FPGA是什么?應用領域、差分晶振作用及常用頻率全面解析

    FPGA是什么?了解FPGA應用領域、差分晶振在FPGA中的作用、常用頻率、典型案例及FCom差分振蕩器解決方案,為高速通信、數(shù)據(jù)中心、工業(yè)控制提供高性能時鐘支持。
    的頭像 發(fā)表于 03-24 13:03 ?2492次閱讀
    <b class='flag-5'>FPGA</b>是什么?應用領域、差分晶振作用及常用<b class='flag-5'>頻率</b>全面解析

    AFE5804工作頻率為10M或者10M以上時,輸出的FCLK滿足要求,但LCLK就會變得很小,怎么解決?

    本人正在公司做超聲設備的開發(fā),使用的是TI公司08年推出的AFE5804,用Xilinx公司的FPGA控制芯片工作。FPGA輸出芯片工作
    發(fā)表于 02-13 07:15

    把3的16位總線全部并聯(lián)了,3的16位總線直接黏在一起可以嗎?

    ? 我現(xiàn)在調板子,2ADC同時工作,分時讀取數(shù)據(jù)沒有問題;但當3同時工作,FPGA內部就亂套了,當摘除16位總線上(我在每片ADC的16
    發(fā)表于 02-08 06:13

    FPGA頻率測量的三種方法

    1、FPGA頻率測量? 頻率測量在電子設計和測量領域中經(jīng)常用到,因此對頻率測量方法的研究在實際工程應用中具有重要意義。 通常的頻率測量方法有
    的頭像 發(fā)表于 01-09 09:37 ?1017次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>頻率</b>測量的三種方法

    EE-127:ADSP-21065LSDRAM控制器

    電子發(fā)燒友網(wǎng)站提供《EE-127:ADSP-21065LSDRAM控制器.pdf》資料免費下載
    發(fā)表于 01-06 15:45 ?0次下載
    EE-127:ADSP-21065L<b class='flag-5'>片</b><b class='flag-5'>內</b>SDRAM控制器

    ADSP-21161 SHARCSDRAM控制器

    電子發(fā)燒友網(wǎng)站提供《ADSP-21161 SHARCSDRAM控制器.pdf》資料免費下載
    發(fā)表于 01-03 15:04 ?0次下載
    ADSP-21161 SHARC<b class='flag-5'>片</b><b class='flag-5'>內</b>SDRAM控制器

    ADS1271數(shù)據(jù)不穩(wěn)定的原因?怎么解決?

    我使用6ADS1271組成菊花鏈,使用FPGA SPI模式,最后一DIN接地,第一的DOUT作為數(shù)據(jù)輸出,MODE、FORMAT接低,SYNC/PDWN接高電平,
    發(fā)表于 01-03 07:11

    請問ADC32XX CLKP,CLKM;SYSREFP,SYSREFM如何配置?

    ,SYSREFM如何配置?是由FPGA產(chǎn)生還是由晶振,頻率又是多少?ADC輸出的數(shù)據(jù)同時還有兩組信號,DCLK和FCLK,是否都必須接至FPGA,都有什么作用?謝謝。
    發(fā)表于 01-02 08:21

    請問DS90UB903Q的IIC工作頻率必須為100KHz嗎?

    問題:DS90UB903Q的IIC工作頻率必須為100KHz嗎? 問題發(fā)生條件:芯片配置:DS90UB903Q的工作電壓為1.8V,VCCIO為3.3V;MODE=1,PDB=1;Rid=0ohm
    發(fā)表于 12-26 07:08

    當DSP與FPGA通訊的時候,XZCS0、XZCS6、XZCS7會影響ADS8556的工作嗎?

    ,FPGA選的話,不用選信號,DSP只對FPGA寫數(shù)據(jù),現(xiàn)在的問題是當DSP與FPGA通訊的時候,XZCS0、XZCS6、XZCS7會影
    發(fā)表于 12-20 07:30

    ADS54J544個通道,通道BC的同步精度很差,而且是隨機的,為什么?

    ADS54J544個通道,通道AB同步精度在幾十ps,通道CD同步精度在幾十ps,但是通道BC的同步精度很差,而且是隨機的。目前使用的工作
    發(fā)表于 12-20 06:54

    是否可以使用TLC320AIC3262miniDSP_A進行FFT變換對ADC采樣后的一組數(shù)據(jù)進行FFT?

    是否可以使用TLC320AIC3262miniDSP_A進行FFT變換對ADC采樣后的一組數(shù)據(jù)進行FFT,通過主控器(FPGA)通過SPI讀取轉換后的各階分量
    發(fā)表于 10-24 06:53