隨著高性能FPGAs和ASIC的快速普及，電源模塊設(shè)計(jì)也迎來(lái)了一定的挑戰(zhàn) —— 應(yīng)用需要更寬的無(wú)線網(wǎng)絡(luò)帶寬來(lái)驅(qū)動(dòng)，而數(shù)據(jù)中心則需要更高的功率密度、更快的負(fù)載瞬態(tài)響應(yīng)和更高效的工作效率。Xilinx Zynq UltraScale+ RFSoCs 即將多千兆采樣 RF 數(shù)據(jù)變換器和軟判決正向糾錯(cuò)（SD-FEC）集成到 SoC 架構(gòu)中。

新的系列產(chǎn)品配備了 ARM Cortex-A53 處理子系統(tǒng)，UltraScale+ 可編程邏輯以及 Zynq UltraScale+ 元器件中的最高信號(hào)處理帶寬，為無(wú)線，有線接入，測(cè)試和測(cè)量，早期預(yù)警/雷達(dá)和其他高性能RF應(yīng)用提供了全面的RF信號(hào)鏈。然而，更高集成度的 Zynq UltraScale + RFSoC 給電源解決方案設(shè)計(jì)也帶來(lái)了挑戰(zhàn)。此外，RF 數(shù)據(jù)變換器的性能與其電源的噪聲水平緊密相關(guān)。MPS 電源模塊既具有很高的工作效率還能最大限度地減少電路板的使用面積。此應(yīng)用說(shuō)明概括了 Xilinx Zynq UltraScale+ RFSoC 電源設(shè)計(jì)解決方案。演示的 EVREF0102A 參考設(shè)計(jì)電源為 RF 數(shù)據(jù)變換器提供了超低噪聲電壓。

電源架構(gòu)

圖 1中展示了 Zynq UltraScale+ RFSoC 的電源架構(gòu)圖。正如圖中所示，RFSoC 需要30多個(gè)電壓軌。PL 域中的電壓軌用于RFSoC，PS域中的電壓軌用于內(nèi)置ARM內(nèi)核。合并電壓軌可以最大限度地減少變換器的使用數(shù)量。MPS電源模塊可以最大限度地降低 PCB 占板面積，簡(jiǎn)化電源設(shè)計(jì)。

圖 1. MPS 為 Zynq UltraScale+ RFSoC 設(shè)計(jì)的電源解決方案

每個(gè)電壓軌的電流規(guī)格取決于在 RFSoC 上運(yùn)行的產(chǎn)品和具體應(yīng)用/程序。 表 1 列出了 Zynq UltraScale+ RFSoC 系列產(chǎn)品每根電壓軌的典型電流要求。建議使用 Xilinx 電源評(píng)估 （XPE） 工具 來(lái)評(píng)估精確的電流要求以便優(yōu)化電源解決方案。除了電壓和電流規(guī)格，Xilinx FPGA 電壓軌的供電電源必須符合以下要求：

● 穩(wěn)態(tài)下所有電壓軌（除了模擬電壓軌之外）的輸出電壓紋波必須低小于10mV。

● 所有電壓軌的啟動(dòng)必須為單調(diào)上升。

● 在電流上升速率為100A/μs，負(fù)載瞬態(tài)為 25% 時(shí)，核心電壓軌（VCCINT） 的輸出電壓偏差必須小于 +- 3%。

● 供電電源的上下電時(shí)序必須遵循 Xilinx 定義的特定時(shí)序。

*支持高達(dá) 6V 的輸入電壓， **支持 12V 輸入電壓。點(diǎn)擊查看整套分立解決方案。

表 1. MPS 設(shè)計(jì)用于 Xilinx Zynq UltraScale+FSoC 的電源模塊解決方案

使用電源模塊優(yōu)化電源解決方案

MPS 電源模塊提供了高度集成的高效電源解決方案。圖 2 展示了 MPS 電源模塊的典型結(jié)構(gòu)，它在單個(gè)封裝內(nèi)集成了 MPS 專利單片 IC、電感和選定的無(wú)源元件。采用 Mesh-connect 封裝技術(shù)，將器件貼裝在引線框架上可以最大限度地減少功率 IC/電感與 PCB 板之間的熱阻。單片 IC 將功率 FET、控制電路和驅(qū)動(dòng)集成在一個(gè)單獨(dú)的硅片中。單片技術(shù)可以最大限度地減少驅(qū)動(dòng)電路和功率 FET 柵極之間的寄生電阻。從而能最大限度地減少開(kāi)關(guān)損耗。

表 1顯示了 MPS 為 Xilinx Zynq UltraScale+FSoC 設(shè)計(jì)的電源模塊解決方案。備注，MPS同時(shí)也提供分立式電源解決方案。

圖 2. MPS 電源模塊典型結(jié)構(gòu)

圖。 3 演示了用于 Xilinx Zynq UltraScale+ RFSoC的參考設(shè)計(jì)板 （不含 RF 數(shù)據(jù)變換器電壓軌）。參考設(shè)計(jì)板使用了 5 款領(lǐng)先的電源模塊。 MPM3695-25 是一款 16V，20A 電源模塊。核心電壓軌采用 2 個(gè)并聯(lián)的 MPM3695-25s 以提供高達(dá) 50A 的峰值電流。單個(gè) MPM3695-25 為電壓軌 2 提供高達(dá) 25A 的峰值電流。MPM3695-10 是一款 14V，7A 超薄電源模塊。 MPM3632C是一款 18V，3A 強(qiáng)制連續(xù)導(dǎo)通模式（CCM）電源模塊。

圖 3. Zynq UltraScale+RFSoC 參考設(shè)計(jì)板

圖 4.上下電時(shí)序

MPM3606A是一款 21V， 0.6A 電源模塊。同一系列還提供了兼容引腳的 1A，2A 和 3A 電源模塊，讓電源解決方案設(shè)計(jì)更加靈活。 經(jīng)充分驗(yàn)證，參考設(shè)計(jì)的性能符合 Xilinx 要求。 圖 4 顯示了上下電時(shí)序波形圖。

集成電感的 MPM3695 先進(jìn)電源模塊系列為 FPGAs 和 ASICs 供電方案提供了通用的解決方案。MPM3695 系列產(chǎn)品可通過(guò)堆疊多個(gè) MPM3695-25s 或 MPM3695-10s 擴(kuò)展輸出電流。相比分立式負(fù)載點(diǎn)（POL）解決方案，MPM3695 系列產(chǎn)品可以提供高達(dá) 60% 的高功率密度，不僅簡(jiǎn)化了 PCB 的布局和功率級(jí)設(shè)計(jì)，還能最大限度地減少外部元器件以及電源變換器專有知識(shí)的使用，大大優(yōu)化了補(bǔ)償網(wǎng)絡(luò)設(shè)計(jì)。通過(guò)采用單片電源IC結(jié)構(gòu)和定制集成電感設(shè)計(jì)，同時(shí)結(jié)合領(lǐng)先的封裝技術(shù)，MPM3695 系列電源模塊的封裝尺寸比競(jìng)爭(zhēng)者足足縮小了40%。

圖 5 和 6 分別展示了電流上升速率為 100μA/s，負(fù)載瞬態(tài)為 25% 時(shí)的負(fù)載瞬態(tài)波形圖以及滿載下的輸出電壓波形圖。如圖所示，負(fù)載瞬態(tài)期間的輸出電壓偏差小于 ± 3%，并且在穩(wěn)態(tài)下輸出電壓紋波小于 10mV。

圖 6. 核心電壓軌的輸出電壓紋波。

專為賽靈思 ZCU1275 設(shè)計(jì)平臺(tái)開(kāi)發(fā)的模擬電源模塊

Xilinx Ultrascale+ RFSoC 內(nèi)置了一個(gè)高速模數(shù)轉(zhuǎn)換器（ADC）和一個(gè)數(shù)模轉(zhuǎn)換器（DAC），要求超低的輸出噪聲。與傳統(tǒng)低壓差（LDO）穩(wěn)壓器相比，開(kāi)關(guān)電源（SMPS）的高效優(yōu)勢(shì)顯而易見(jiàn)。但也因其開(kāi)關(guān)特性，開(kāi)關(guān)電源在開(kāi)關(guān)頻率和諧波處會(huì)產(chǎn)生噪聲。MPS電源模塊為兩個(gè)最敏感的ADC和DAC電源采用了兩級(jí)CLC無(wú)源濾波器，最大限度地降低了輸出電壓噪音。EVREF0102A是專為賽靈思ZCU1275 Zynq UltraScale+RFSOC 設(shè)計(jì)平臺(tái)所開(kāi)發(fā)的模擬電源模塊。圖 7 演示了EVREF0102電源模塊。

圖 7. EVRF0102 超低噪音電源模塊

針對(duì)所有敏感型 RF 數(shù)據(jù)變換器電壓軌，其輸出電壓均小于1mV。EVREF0102A采用了五個(gè)帶集成電感器的高效降壓開(kāi)關(guān)電源模塊。 MPM3833C是一款6V、3A、超小型降壓電源模塊， MPM 3683-7是一款16V、8A電源模塊。 兩款電源模塊都具有集成保護(hù)功能，包括OCP、OVP、UVP和OTP。與傳統(tǒng)的LDO解決方案相比，EVREF0102A的效率提高了80%。EVREF0102A模擬電源模塊通過(guò)采用強(qiáng)制連續(xù)導(dǎo)通工作模式（CCM）和后無(wú)源濾波器，實(shí)現(xiàn)了超低噪聲水平，可以滿足Xilinx對(duì)高速數(shù)模變換器規(guī)范。其中，兩個(gè)最敏感的ADC和DAC電源使用CLC無(wú)源濾波器，其他電源使用電容濾波器。請(qǐng)見(jiàn)附錄參考設(shè)計(jì)。

圖 8-11 為傳統(tǒng)LDO解決方案與MPS電源模塊對(duì)照?qǐng)D。在賽靈思實(shí)驗(yàn)室里，ZCU1275開(kāi)發(fā)板收集到了實(shí)驗(yàn)結(jié)果。如圖中所示，MPS電源模塊與傳統(tǒng)LDO解決方案的噪音水平相當(dāng)。

結(jié)論

用于Xilinx FPGAs的MPS電源模塊解決方案具有高效率、全集成和尺寸小特性?？蓴U(kuò)展電源模塊為核心電壓軌提供了通用解決方案。對(duì)于敏感型的RF數(shù)據(jù)變換器電壓軌來(lái)說(shuō)，采用電源模塊代替?zhèn)鹘y(tǒng)LDO可以顯著提高效率。MPS提供的2個(gè)參考設(shè)計(jì)板性能已充分驗(yàn)證。本應(yīng)用說(shuō)明的附錄中概述了用于RF數(shù)據(jù)變換器電壓軌的無(wú)源濾波器設(shè)計(jì)工藝，該濾波器可以最大限度地降低輸出電壓紋波。

附錄： 兩級(jí)濾波器設(shè)計(jì)

同步降壓變換器由輸入電容器CIN、兩個(gè)開(kāi)關(guān)（S1和S2）及其體二極管、儲(chǔ)能電感（L）和輸出電容器（COUT）組成。當(dāng)S1接通，S2斷開(kāi)時(shí)，輸入源向功率電感（L）和負(fù)載提供電流。此時(shí)，電感電流上升。當(dāng)S2接通而S1斷開(kāi)時(shí)，電感器中存儲(chǔ)的能量被轉(zhuǎn)至輸出電容器和負(fù)載，導(dǎo)致電感器電流下降。降壓調(diào)節(jié)器的開(kāi)關(guān)行為導(dǎo)致輸出電壓波動(dòng)。應(yīng)在輸出端放置一個(gè)輸出電容器（Cout），以便在穩(wěn)態(tài)時(shí)平滑輸出電壓。輸出電容器通過(guò)為高頻電壓分量提供低阻抗路徑，將高頻紋波反射回接地，從而降低輸出電壓紋波。

圖 1： 低噪音濾波器設(shè)計(jì)

接著，假設(shè)Buck降壓變換器采用連續(xù)導(dǎo)通模式（CCM），以最大限度地降低輸出電壓紋波。L電感值也滿足電感器的電流紋波要求。其最小值可通過(guò)以下公式計(jì)算得出：

（1）

其中，VIN 和 VOUT 分別代表輸入和輸出電壓，D=VOUT/VIN 代表占空比， I_（L，p-p）代表電感的峰-峰電流紋波，fSW代表變換器的開(kāi)關(guān)頻率。通常，峰-峰電感電流紋波可設(shè)置為輸出DC電流的20-40%。

輸出電容值應(yīng)能確保其輸出紋波低于應(yīng)用需要的峰-峰紋波值。對(duì)于單級(jí)電容濾波器，其最小輸出電壓紋波可達(dá)1～2 mV。

在穩(wěn)態(tài)下的一個(gè)開(kāi)關(guān)周期內(nèi)，向電容器輸送的凈電荷為零。圖 1陰影區(qū)的電容電荷可通過(guò)以下公式計(jì)算得出：

（2）

其中T為開(kāi)關(guān)切換周期。根據(jù)定義，給定周期內(nèi)的電容電荷也可表示為：

（3）

公式（2）代入公式（3），得到輸出峰-峰電壓紋波（VOUTp-p）所需的最小電容為：

（4）

理想情況下，并聯(lián)更多的輸出電容可以降低對(duì)地的高頻阻抗，從而減小輸出紋波。而實(shí)際上，輸出電容器是橫放在印刷電路板上的。如果在印刷電路板上增加更多的輸出電容，會(huì)給并聯(lián)電路增加額外的寄生電感和交流電阻，增加輸出電容的效果會(huì)逐漸降低。

如圖 2所示的典型PCB布局，MPS電源模塊通過(guò)集成電感，可大大簡(jiǎn)化電源轉(zhuǎn)換器設(shè)計(jì)。在MPM3833C的PCB布局中，為輸出功率路徑進(jìn)行了大面積鋪銅，這能最大限度地降低功率損耗。輸出電容器也是沿著輸出電流路徑放置的。如圖所示，隨著放置在輸出平面上的電容器越來(lái)越多，附加電容器與電源模塊輸出引腳之間的距離也變得越來(lái)越大。因此，在離電源模塊較遠(yuǎn)的輸出電容中，會(huì)產(chǎn)生更多的寄生電感。增加輸出電容的效果變得越來(lái)越差，最終遠(yuǎn)端電容的高頻對(duì)地回路以寄生電感為主。

圖 2. MPM3833C電源模塊典型PCB布局

為演示回路寄生電感的影響，這里使用Simplis設(shè)計(jì)出了具有不同輸出電容的MPM3833C。并假設(shè)每個(gè)增加的輸出電容向回路引入0.5nH的寄生電感。圖 3展示了帶有一個(gè)22μF電容器的電源模塊輸出紋波?？梢钥闯觯敵鲭娙萜鞯拇_有效地降低了輸出紋波：在5V輸入，1.2V 輸出和2A負(fù)載時(shí)，輸出紋波降至約為3mV。

圖3帶一個(gè)22μF輸出電容的MPM3833C所產(chǎn)生的輸出紋波

為了進(jìn)一步降低輸出電壓紋波，可以在輸出端再增加一個(gè)22μF的輸出電容。由于新增的電容器必須放置在離電源模塊更遠(yuǎn)的地方，因此新增電容器所引入的寄生電感為1nH。 圖 4 （a） 給出了仿真輸出電壓波形圖，其中輸出電壓紋波已降到2mV。與圖 3所示的波形圖相比，增加一個(gè)22μF輸出電容器可將輸出電壓紋波有效降至3mV，而再增加一個(gè) 22μF電容器的效果其實(shí)并不明顯。圖 4（b）顯示了多一個(gè)22μF電容器后（總共4x22μF）的輸出電壓紋波。最后一個(gè)22μF 電容器在其高頻對(duì)地回路中引入的寄生電感為1.5nH。如圖所示，與使用3x22μF的情況相比，多增加一個(gè)電容器后輸出紋波降低度小于5%。

圖4帶（a） 4x22uF和（b） 5x22uF輸出電容的MPM3833C所產(chǎn)生的輸出紋波

從圖3和圖4的演示可知，PCB上添加的電容器越多，PCB鋪銅/走線所產(chǎn)生的寄生電感就越多。最終，增加更多電容器的作用被回路中不斷增加的附加寄生電感所抵消。

第二級(jí)濾波器設(shè)計(jì)

通常，并聯(lián)輸出電容器能將輸出電壓紋波有效降低到最低1-2mV。要實(shí)現(xiàn)低于1mV的紋波，需要一個(gè)第二級(jí)輸出濾波器。圖5展示了第二寄濾波器的典型電路。第二級(jí)濾波器由一個(gè)濾波電感及其串聯(lián)電阻（DCR）、一個(gè)對(duì)地電容器支路和一個(gè)阻尼支路組成。濾波電感（Lf）在設(shè)計(jì)的高頻范圍內(nèi)具有電阻，以熱量的形式耗散噪聲能量。該電感器與附加的并聯(lián)電容器結(jié)合形成低通LC濾波器網(wǎng)絡(luò)。

圖5. 帶并聯(lián)阻尼支路的兩級(jí)LC濾波器

合理設(shè)計(jì)的第二級(jí)濾波器會(huì)有效降低輸出電壓噪聲。針對(duì)工作頻率來(lái)選擇LC濾波器組件至關(guān)重要。設(shè)計(jì)的第一步是根據(jù)公式（4）選擇第一級(jí)輸出電容器。在第一極的設(shè)計(jì)中，典型的輸出電壓紋波一般為5mV至10mV。所以，通常選用10-22μF電容器就足夠了。為保證系統(tǒng)的穩(wěn)定性，第一級(jí)的電容容量（COUT）必須小于第二級(jí)的旁路電容（C1）。

一旦確定了第一級(jí)電容器并給出了規(guī)定的輸出電壓紋波（在給定頻率下），第二級(jí)LC濾波器所需的衰減可確定為：

（5）

其中，V1，p--p 代表輸出電容器的峰-峰電壓紋波，V0，p-p 代表輸出電壓的峰-峰電壓（在第二級(jí)濾波器之后）。使用相量分析，LC濾波器增益的振幅可通過(guò)以下公式計(jì)算：

（6）

阻尼支路（由一個(gè)大型電阻和電容串聯(lián)組成）的阻抗在開(kāi)關(guān)頻率下比對(duì)地支路大得多。因此，在下面的分析中，圖 5 所示的濾波器可等效于一個(gè)二階RLC濾波器。濾波器的截止頻率為：

通常，可以選擇電感值為0.22μH到1μH的電感器來(lái)實(shí)現(xiàn)所需的輸出紋波。此濾波電感的并聯(lián)阻抗會(huì)增加功耗并降低了輸出電壓的精度，因此應(yīng)選擇DCR最小的電感。需要注意的是，隨著直流電流的增大，電感的磁芯材料會(huì)逐漸飽和，從而也會(huì)降低電感的電感值。

一旦選擇了濾波電感器，就可以從數(shù)據(jù)表中提取其DCR。第二級(jí)LC濾波器是一個(gè)二階濾波器，在截止頻率之后每十檔衰減40db。給定頻率下的衰減可根據(jù)以下公式估算出：

（8）

根據(jù)公式（5）計(jì)算出的衰減，可使用以下公式計(jì)算出所需的截止頻率：

（9）

然后，可計(jì)算出所需的對(duì)地支路的電容值（C1）：

（10）

由于低ESR和ESL，應(yīng)使用陶瓷電容器作為旁路電容器。 需注意，在直流偏壓下，陶瓷電容器的電容會(huì)發(fā)生顯著降額。圖6給出了額定電壓為6.3V的Murata 0805陶瓷電容器的直流降額曲線。如圖所示，在滿額直流偏壓下，電容降到額定值的20%。旁路電容器應(yīng)在額定直流偏壓下選擇，以便考慮降額值。

圖 6. DC偏置下的典型陶瓷電容降額曲線

阻尼

如果第二級(jí)LC濾波器的阻尼不合適，可能會(huì)出現(xiàn)諧振。濾波電感與對(duì)地支路之間的諧振會(huì)放大輸出紋波，在負(fù)載瞬態(tài)時(shí)還會(huì)產(chǎn)生不希望出現(xiàn)的振鈴。圖7 （a） 顯示了帶第二級(jí)LC濾波器的欠阻尼變換器系統(tǒng)的輸出電壓。最初，系統(tǒng)在穩(wěn)態(tài)下運(yùn)行。當(dāng)t=200μs時(shí)，負(fù)載瞬態(tài)從1A變成2A，輸出電壓引起振鈴。圖7b（b）說(shuō)明了過(guò)阻尼二級(jí)濾波器負(fù)載瞬態(tài)下的輸出電壓和電流。為避免在負(fù)載瞬態(tài)時(shí)產(chǎn)生振鈴，第二級(jí)LC濾波器諧振必須得到適當(dāng)?shù)囊种啤Ｔ诖蠖鄶?shù)設(shè)計(jì)中，第二級(jí)濾波器會(huì)被放置在控制回路之外，以避免控制回路不穩(wěn)定。因此，阻尼必須使用無(wú)源元件（附加阻尼電阻）。

圖 7. （a）欠阻尼LC濾波器和（b）過(guò)阻尼LC濾波器瞬態(tài)響應(yīng)

濾波電感通常包含與電感串聯(lián)的寄生直流電阻。此DCR向網(wǎng)絡(luò)提供阻尼。然而，為了能向串聯(lián)RLC電路提供足夠的阻尼，串聯(lián)電阻必須滿足

。大部分情況下，DCR無(wú)法獨(dú)自提供足夠的阻尼。為此，需在旁路電容處并聯(lián)一個(gè)RC阻尼網(wǎng)路，與串聯(lián)DCR電阻一起阻尼諧振電路。
編輯：hfy