NAND 非易失性閃存存儲器作為存儲行業(yè)的突破性革新已有多年發(fā)展歷史，隨著 2D NAND 容量達到極限，以及晶體管越來越小，NAND 的編程時間變長，擦寫次數(shù)變少，能夠將內存顆粒堆疊起來的 3D NAND 應運而生，可以支持在更小的空間內容納更高的存儲容量，在需要存儲海量數(shù)據的時代有著重大價值。

依托于先進工藝的 3D NAND，氧化層越來越薄，面臨可靠性和穩(wěn)定性的難題，未來的 3D NAND 將如何發(fā)展？如何正確判斷一款 3D NAND 的總體效率？

在 2020 年的閃存峰會上，TechInsights 高級技術研究員 Joengdong Choe 發(fā)表了相關演講，詳細介紹了 3D NAND 和其他新興存儲器的未來。TechInsights 是一家對包括閃存在內的半導體產品分析公司。

3D NAND 路線圖：三星最早入局，長江存儲跨級追趕

Choe 介紹了 2014-2023 年的世界領先存儲公司的閃存路線圖，包括三星、鎧俠（原東芝存儲）、英特爾、美光、SK 海力士和長江存儲等公司的 3D NAND 技術發(fā)展路線。

Choe 給出的路線圖顯示，三星電子最早在 3D NAND 開拓疆土，2013 年 8 月初就宣布量產世界首款 3D NAND，并于 2015 年推出 32 層的 3D NAND，需要注意的是，三星將該技術稱之為 V-NAND 而不是 3D NAND。

之后，三星陸續(xù)推出 48 層、64 層、92 層的 V-NAND，今年又推出了 128 層的產品。

SK 海力士稍晚于三星，于 2014 年推出 3D NAND 產品，并在 2015 年推出了 36 層的 3D NAND，后續(xù)按照 48 層、72 層 / 76 層、96 層的順序發(fā)展，同樣在今年推出 128 層的 3D NAND 閃存。

美光和英特爾這一領域是合作的關系，兩者在 2006 年合資成立了 Intel-Micron Flash Technologies（IMFT）公司，并聯(lián)合開發(fā) NAND Flash 和 3D Xpoint。不過，兩者在合作十多年之后漸行漸遠，IMFT 于 2019 年 1 月 15 日被美光以 15 億美元收購，之后英特爾也建立起了自己的 NAND Flash 和 3D Xpoint 存儲器研發(fā)團隊。

另外，在路線圖中，長江存儲于 2018 年末推出了 32 層的 3D NAND，2020 年推出了 64 層的 3D NAND。

從路線圖中可以發(fā)現(xiàn)，從 90 多層跨越到 100 多層時，時間周期會更長。

相較于其他公司，國內公司 3D NAND 起步較晚，直到 2017 年底，才有長江存儲推出國產首個真正意義上的 32 層 3D NAND 閃存。不過長江存儲發(fā)展速度較快，基于自己的 Xtacking 架構直接從 64 層跨越到 128 層，今年 4 月宣布推出 128 層堆棧的 3D NAND 閃存，從閃存層數(shù)上看，已經進入第一梯隊。

近期，長江存儲 CEO 楊士寧也在 2020 北京微電子國際研討會暨 IC World 學術會議上公開表示，長江存儲用 3 年的時間走過國際廠商 6 年的路，目前的技術處于全球一流水準，下一步是解決產能的問題。

值得一提的是，在中國閃存市場日前公布的 Q3 季度全球閃存最新報告中，三星、鎧俠、西部數(shù)據、SK 海力士、美光、英特爾六大閃存原廠占據了全球 98.4% 的市場份額，在剩下的 1.6% 的市場中，長江存儲 Q3 季度的收入預計超過 1%，位列全球第七。

層數(shù)并未唯一的判斷標準

盡管在各大廠商的閃存技術比拼中，閃存層數(shù)的數(shù)量是最直接的評判標準之一。

不過，Choe 指出，大眾傾向于將注意力集中在閃存層數(shù)上可能是一種誤導，因為字線（帶有存儲單元的活動層）的實際數(shù)量會有很大的不同，例如可以將其他層作為偽字線，以幫助緩解由較高層數(shù)引起的問題。

Choe 表示，判斷 3D NAND 工作效率的一種標準是用分層字線的總數(shù)除以總層數(shù)，依據這一標準，三星的擁有最優(yōu)秀的設計，不過三星也沒有使用多個層或堆棧，不像其他廠商當前的閃存那樣使用 “串堆?！?。

一種提高 3D NAND 總體效率的方法是將 CMOS 或控制電路（通常稱為旁路電路）放置在閃存層下面。這一方法有許多名稱，例如 CuA（CMOS-under-Array）、PUC （Periphery-Under-Cell）， 或者 COP （Cell-On-Periphery）。

長江存儲的設計有些特別，因為它有一些電路在閃存的頂部，而 CMOS 在連接到閃存之前，是在更大的工藝節(jié)點中制造的。Choe 認為這種技術有潛力，但目前存在產量問題。

另外，各個公司使用工藝也不盡相同，比較典型的就是電荷擷取閃存技術（Charge trap flash，簡稱 CTF）和傳統(tǒng)浮柵存儲器技術（Floating gate，簡稱 FG）。

CTF 使用氮化硅來存儲電子，而不是傳統(tǒng) FG 中典型的摻雜多晶硅。具體而言，F(xiàn)G 將電子存儲在柵極中，瑕疵會導致柵極和溝道之間形成短路，消耗柵極中的電荷，即每寫入一次數(shù)據，柵極電荷就會被消耗一次，當柵極電荷被消耗完時，該閃存就無法再存儲數(shù)據。而 CTF 的電荷是存儲在絕緣層之上，絕緣體環(huán)繞溝道，控制柵極環(huán)繞絕緣體層，理論而言寫入數(shù)據時，電荷未被消耗，可靠性更強。

Choe 指出在當前的存儲芯片公司中，英特爾和美光一直使用的是傳統(tǒng)的浮柵級技術，而其他制造商則依靠電荷擷取閃存設計。美光直到最近發(fā)布 176 層才更換新的技術，英特爾的 QLC 在使用浮柵技術的情況下，可以保持更好的磨損性能，但這也會影響其閃存的耐用性、可靠性、可擴展性以及其他性能優(yōu)勢。

下一個十年將指向 500 層

Choe 在演講中提到，鎧俠未來將用到的分離柵結構或分離單元結構技術也很有趣，它可以使存儲器的密度直接增加一倍，并且由于分離單元結構的半圓形形狀而擁有特別堅固的浮柵結構，具有更強的耐用性。

Choe 預計，隨著平臺或堆棧數(shù)量的增加（目前最多為兩個），閃存層數(shù)將繼續(xù)增加，每個閃存芯片的存儲量也會相應增加。Choe 認為，這與其他技術，例如，硅通孔（TSV），疊層封裝（PoP / PoPoP）以及向 5LC / PLC 的遷移一樣，都在下一個十年指向 500 層以上和 3 TB 裸片。

另外，Choe 詳細說明了閃存的成本是按照每 GB 多少美分來計算的，這意味著未來 3D 閃存的架構將越來越便宜，不過 2D 閃存的價格依然昂貴，甚至比 3D 閃存貴很多倍。

談到尖端閃存技術的推進，Choe 認為尖端閃存總是首先進入移動和嵌入式產品，例如 5G 手機是當下的主要驅動力。他還指出，2D 平面閃存仍然有一些應用市場，通常將其視為低延遲 SLC 用作 3D XPiont 的存儲類內存（SCM）的替代品，如 Optane 或美光最近發(fā)布的 X100，盡管 X100 在消費市場并不常見。

目前，100 層以上的 3D 閃存產品，目前已經發(fā)布了 SK 海力士 128L Gold P31 和三星 128L 980 PRO，美光最近也基于 176L flash 發(fā)布了 Phison E18 的硬盤原型。另外，西部數(shù)據和鎧俠的 BiCS5 和英特爾的 144 層產品將在明年發(fā)布。

更好的控制器需要更高密度的閃存，未來幾年閃存將向更快和更大容量的方向發(fā)展。

責任編輯：haq