晶圓代工龍頭臺(tái)積電報(bào)喜！董事長(zhǎng)劉德音近日受邀于2021年國(guó)際固態(tài)電路會(huì)議（ISSCC 2021）開(kāi)場(chǎng)線上專(zhuān)題演說(shuō)時(shí)指出，臺(tái)積電3nm制程依計(jì)劃推進(jìn)，甚至比預(yù)期還超前了一些，3nm及未來(lái)主要制程節(jié)點(diǎn)將如期推出并進(jìn)入生產(chǎn)。臺(tái)積電3nm制程預(yù)計(jì)今年下半年試產(chǎn)，明年下半年進(jìn)入量產(chǎn)。

劉德音在演說(shuō)時(shí)雖未透露3nm進(jìn)度會(huì)超前多少，但此一消息仍令市場(chǎng)感到振奮。

劉德音以「釋放創(chuàng)新未來(lái)（Unleashing the Future of Innovation）」為演說(shuō)主題，指出半導(dǎo)體制程微縮腳步并未減緩，摩爾定律仍然有效，臺(tái)積電3nm比預(yù)期進(jìn)度超前，至于2nm之后的電晶體架構(gòu)將轉(zhuǎn)向環(huán)繞閘極（GAA）的納米片（nano-sheet）架構(gòu)，而極紫外光（EUV）技術(shù)可支援到1nm。

劉德音指出，半導(dǎo)體整合每踏出成功的一步，都需要付出愈來(lái)愈多的努力，而半導(dǎo)體技術(shù)剛推出時(shí)，雖然只有少數(shù)人采用，但最后成果會(huì)是由大眾享受，「臺(tái)積電制程及制造能力可以讓世界上多數(shù)人受益」。

臺(tái)積電2020年推出5nm制程并進(jìn)入量產(chǎn)，與7nm相較，邏輯密度提升1.83倍，運(yùn)算速度增加13％，運(yùn)算功耗下降21％。臺(tái)積電預(yù)計(jì)2022年推出3nm制程，與5nm相較邏輯密度提升1.7倍，運(yùn)算速度提升11％且運(yùn)算功耗可減少27％。

劉德音也提及EUV微影技術(shù)的重要性與日俱增，他指出，EUV雖突破芯片尺寸限制，能使用較少層數(shù)的光罩，但產(chǎn)量仍是問(wèn)題。相較于過(guò)去采用的浸潤(rùn)式微影技術(shù)，EUV的功耗明顯提高，為此臺(tái)積電已在350W雷射光源技術(shù)上獲得突破，可支援5nm量產(chǎn)，甚至能支援到更先進(jìn)的1nm制程節(jié)點(diǎn)。

臺(tái)積電基于量產(chǎn)上的考量，5nm及3nm仍然采用鰭式場(chǎng)效電晶體（FinFET）架構(gòu)，但在材料創(chuàng)新上有所突破，在5nm制程導(dǎo)入高遷移率通道（HMC）電晶體，將鍺（Ge）整合到電晶體的鰭片（fin）當(dāng)中，導(dǎo)線也采用新一代的鈷及釕等材料來(lái)持續(xù)挑戰(zhàn)技術(shù)限制。至于2nm之后，臺(tái)積電將轉(zhuǎn)向采用GAA的奈米片架構(gòu)，提供比FinFET架構(gòu)更多的靜電控制，改善芯片整體功耗。

臺(tái)積電日前宣布將在日本成立研發(fā)中心擴(kuò)展3D IC材料研究，劉德音也提及臺(tái)積電在新材料上的技術(shù)創(chuàng)新，包括六方氮化硼（hBN）已接近實(shí)現(xiàn)量產(chǎn)，與臺(tái)灣學(xué)界團(tuán)隊(duì)合作成功以大面積晶圓尺寸生長(zhǎng)單晶氮化硼等。他也指出，系統(tǒng)整合是半導(dǎo)體未來(lái)發(fā)展方向，Chiplet（小芯片）是能讓技術(shù)朝向正確方向發(fā)展的關(guān)鍵，而臺(tái)積電的SoIC先進(jìn)封裝技術(shù)可實(shí)現(xiàn)3D芯片堆疊。
編輯：hfy