chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

功能ECO理論基礎(chǔ):邏輯等價(jià)性檢查

電子設(shè)計(jì) ? 來(lái)源:電子設(shè)計(jì) ? 作者:電子設(shè)計(jì) ? 2020-12-24 17:43 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

邏輯錐Logic Cone

從數(shù)字網(wǎng)表的角度來(lái)看,可以把設(shè)計(jì)分成若干個(gè)“以DFF為終點(diǎn)的邏輯塊”,如下圖。DFF的CK(時(shí)鐘)、D(數(shù)據(jù))、RN(復(fù)位)、SN(置位)就是這個(gè)“邏輯塊”的終點(diǎn),它們的輸入都是一個(gè)組合邏輯。時(shí)鐘和復(fù)位很可能是clock tree或者buffer tree,也可能有與門、或門、異或門、選擇器等稍復(fù)雜的邏輯。

(圖一)

如果設(shè)計(jì)(module)是組合邏輯輸出,也可想像在設(shè)計(jì)外面有一個(gè)DFF,如下圖。

(圖二)

而這些組合邏輯的輸入是什么呢?不外乎兩種情況:一是,前一級(jí)DFF的輸出;二是,設(shè)計(jì)(module)的輸入pin。

(圖三)

那跨模塊優(yōu)化的又是什么情況呢?如下圖,組合邏輯分到了兩個(gè)模塊里。但如果忽略設(shè)計(jì)的層次關(guān)系,兩段組合邏輯可以合并成一段。好處是:綜合工具可以兩段組合邏輯一起考慮,看有沒(méi)有邏輯可以復(fù)用,所以面積和時(shí)序會(huì)優(yōu)化得更好。壞處是:模塊的端口可能不存了,也可能產(chǎn)生了新的端口。所以綜合和LEC的選項(xiàng)ungroup(flatten)就是這個(gè)作用,讓工具忽略層次關(guān)系。

(圖四)

因此,設(shè)計(jì)(module)就是“以DFF為終點(diǎn)的邏輯塊”組成。不僅網(wǎng)表如此,RTL也是一樣。我們知道所有數(shù)字電路都可以用always和assign這兩種語(yǔ)法來(lái)實(shí)現(xiàn)(latch可以看作是DFF的一種)。這些“以DFF為終點(diǎn)的邏輯塊”我們把它叫作邏輯錐。

Keypoint Mapping

有了邏輯錐的概念后,關(guān)鍵點(diǎn)映射(keypoint mapping)就好理解多了。從上文知道邏輯錐的終點(diǎn)是DFF的CK(時(shí)鐘)、D(數(shù)據(jù))、RN(復(fù)位)、SN(置位),如果這幾個(gè)“關(guān)鍵點(diǎn)”的邏輯都相同或者等價(jià),那么這兩個(gè)邏輯錐的邏輯就等價(jià)。對(duì)于組合邏輯直接輸出的邏輯錐來(lái)說(shuō),“關(guān)鍵點(diǎn)”就是output pin。那么,總結(jié)一下“關(guān)鍵點(diǎn)”有以下幾種:DFF的輸入(CK、D、RN、SN)頂層模塊的輸出pin
要檢查等價(jià)性,那么keypoing mapping是前提,是基礎(chǔ)。如果keypoing mapping都錯(cuò)了,等價(jià)性檢查結(jié)果一定Fail。

對(duì)于要對(duì)比的兩個(gè)設(shè)計(jì),我們通常叫作golden和revised(S家叫reference和implement)。golden可能是RTL、綜合網(wǎng)表,也可能是APR網(wǎng)表,ECO網(wǎng)表,不是絕對(duì)的,只是表明以此設(shè)計(jì)作為基準(zhǔn)來(lái)對(duì)比。所以在做等價(jià)性檢查時(shí)golden和revised弄反了也問(wèn)題不大。但是S家的工具依賴svf(setup verification file),所以還是要注意一下。

當(dāng)修改RTL或者網(wǎng)表ECO后,邏輯錐的“關(guān)鍵點(diǎn)”可能發(fā)生較大的變化,比如:

新加DFF刪掉DFFDFF改名

復(fù)位變成置位上升沿變下降沿還可能DFF從模塊A挪到模塊B寄存器合并寄存器復(fù)制multi bit寄存器

所以,keypoint mapping時(shí),要能夠考慮到這些情況。可以手工分析,也可以參考綜合的svf文件,還可以用一些算法來(lái)測(cè)試和分析。

形式驗(yàn)證

在關(guān)鍵點(diǎn)(keypoint)映射正確后,就可以開始做形式驗(yàn)證了。如果邏輯錐的輸入不一致,例如下圖中修改后的設(shè)計(jì)中增加了輸入4和5,就需要分析這兩個(gè)新增加的輸入是不是與golden的輸入是等價(jià)或者反相等價(jià)的關(guān)系。如果沒(méi)有任何關(guān)系,純粹是新加的條件,那么這兩個(gè)邏輯錐一定會(huì)fail。

(圖五)

經(jīng)過(guò)上一步對(duì)邏輯錐輸入的檢查后,接下來(lái)就需要通過(guò)數(shù)學(xué)的方法來(lái)檢查等價(jià)性。這種數(shù)學(xué)的方法的原理很簡(jiǎn)單,如下,每個(gè)keypoint的邏輯都可以用下面的公式來(lái)描述:Y = F(a, b, c, ... , n)

對(duì)golden和revised邏輯錐施加相同的測(cè)試向量,看是否有相同的輸入。理論上,對(duì)于有N個(gè)輸入的keypoing,一共有2^N種輸入可能性。遍歷一下,就知道等價(jià)性的結(jié)果。

如果其中有一個(gè)測(cè)試向量fail,那么這個(gè)keypoint就不等價(jià),剩余的測(cè)試向量也就沒(méi)有必要繼續(xù)。如果都pass,就需要遍歷完所有的測(cè)試向量。

為了節(jié)省測(cè)試時(shí)間,LEC工具需要對(duì)邏輯錐進(jìn)行優(yōu)化。現(xiàn)在市場(chǎng)上已經(jīng)出現(xiàn)一些基于機(jī)器學(xué)習(xí)(Machine Learning)和深度學(xué)習(xí)(deep learning)的形式驗(yàn)證算法的LEC工具。

審核編輯:符乾江
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 邏輯
    +關(guān)注

    關(guān)注

    2

    文章

    834

    瀏覽量

    30056
  • ECO
    ECO
    +關(guān)注

    關(guān)注

    0

    文章

    54

    瀏覽量

    15409
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    芯片制造檢驗(yàn)工藝中的全數(shù)檢查

    在IC芯片制造的檢驗(yàn)工藝中,全數(shù)檢查原則貫穿于關(guān)鍵工序的缺陷篩查,而老化測(cè)試作為可靠驗(yàn)證的核心手段,通過(guò)高溫高壓環(huán)境加速潛在缺陷的暴露,確保芯片在生命周期內(nèi)的穩(wěn)定運(yùn)行。以邏輯芯片與存儲(chǔ)器芯片的測(cè)試
    的頭像 發(fā)表于 12-03 16:55 ?484次閱讀
    芯片制造檢驗(yàn)工藝中的全數(shù)<b class='flag-5'>檢查</b>

    電能質(zhì)量在線監(jiān)測(cè)裝置重啟前,安全防護(hù)方面的檢查和日常運(yùn)行時(shí)的檢查有何不同?

    電能質(zhì)量在線監(jiān)測(cè)裝置重啟前的安全防護(hù)檢查與日常運(yùn)行時(shí)的檢查,核心差異源于 檢查目標(biāo)、時(shí)機(jī)、操作場(chǎng)景的本質(zhì)不同 : 重啟前檢查是 “ 事前預(yù)防
    的頭像 發(fā)表于 09-23 14:38 ?280次閱讀
    電能質(zhì)量在線監(jiān)測(cè)裝置重啟前,安全防護(hù)方面的<b class='flag-5'>檢查</b>和日常運(yùn)行時(shí)的<b class='flag-5'>檢查</b>有何不同?

    RA-Eco-RA6M4部分功能測(cè)評(píng)2

    RA-Eco-RA6M4開發(fā)板實(shí)戰(zhàn):集成DHT11實(shí)現(xiàn)溫濕度采集與多端顯示 在完成RA-Eco-RA6M4開發(fā)板的串口通信與OLED顯示功能調(diào)試后,本次實(shí)踐將進(jìn)一步集成DHT11溫濕度傳感器,通過(guò)
    發(fā)表于 09-05 20:42

    RA-Eco-RA6M4部分功能測(cè)評(píng)

    瑞薩RA系列MCU基于ARM架構(gòu),理論上可在IAR、KEIL等主流IDE中開發(fā),但從特性適配完整來(lái)看,官方的e2studio搭配FSP(靈活配置軟件包)是最優(yōu)選擇。若用大家熟悉的STM32開發(fā)流程
    發(fā)表于 09-04 11:11

    信號(hào)完整(SI)與電磁兼容(EMC)的共性與差異分析

    一共性分析1.理論基礎(chǔ)兩者均基于電磁場(chǎng)理論,涉及高頻信號(hào)傳播中的電磁現(xiàn)象,如反射、輻射、耦合等。2.設(shè)計(jì)優(yōu)化目標(biāo)均需在電路設(shè)計(jì)階段通過(guò)布局布線優(yōu)化、抑制噪聲和干擾,以確保系統(tǒng)穩(wěn)定運(yùn)行。例如,合理
    的頭像 發(fā)表于 07-29 11:32 ?663次閱讀
    信號(hào)完整<b class='flag-5'>性</b>(SI)與電磁兼容<b class='flag-5'>性</b>(EMC)的共性與差異分析

    奇捷科技DAC 2025展會(huì)預(yù)告

    奇捷科技(Easy-Logic),致力于提供電子設(shè)計(jì)自動(dòng)化(EDA)領(lǐng)域高效的邏輯功能變更(ECO)解決方案,將于2025年6月22日-25日 美國(guó)舊金山舉辦的設(shè)計(jì)自動(dòng)化大會(huì)(DAC 2025)上
    的頭像 發(fā)表于 06-19 16:00 ?934次閱讀
    奇捷科技DAC 2025展會(huì)預(yù)告

    凡億Allegro Skill布線功能-檢查跨分割

    在進(jìn)行高速PCB設(shè)計(jì)的過(guò)程中,高速信號(hào)線需要進(jìn)行阻抗控制,那么參考平面的完整對(duì)于高速信號(hào)的完整和穩(wěn)定性至關(guān)重要。然而,如果僅僅依賴于肉眼去檢查參考平面的完整,往往容易遺漏一些關(guān)鍵
    的頭像 發(fā)表于 06-19 11:50 ?1882次閱讀
    凡億Allegro Skill布線<b class='flag-5'>功能</b>-<b class='flag-5'>檢查</b>跨分割

    網(wǎng)絡(luò)配線架打線操作的質(zhì)量檢查措施有哪些

    網(wǎng)絡(luò)配線架打線操作的質(zhì)量檢查是確保網(wǎng)絡(luò)布線系統(tǒng)穩(wěn)定性和可靠的關(guān)鍵環(huán)節(jié)。以下從外觀檢查、電氣性能測(cè)試、功能驗(yàn)證、標(biāo)識(shí)與文檔檢查四個(gè)維度,系統(tǒng)
    的頭像 發(fā)表于 06-06 10:30 ?698次閱讀
    網(wǎng)絡(luò)配線架打線操作的質(zhì)量<b class='flag-5'>檢查</b>措施有哪些

    信號(hào)完整(SI)/ 電源完整(PI)工程師的核心技能樹體系

    信號(hào)完整(SI)和電源完整(PI)工程師在高速電子設(shè)計(jì)領(lǐng)域扮演著關(guān)鍵角色,其核心技能樹體系需覆蓋從理論基礎(chǔ)到工程實(shí)踐的全流程。以下是該崗位的核心技能框架,結(jié)合技術(shù)深度與應(yīng)用場(chǎng)景進(jìn)行系統(tǒng)化梳理
    的頭像 發(fā)表于 06-05 10:11 ?3053次閱讀

    MySQL簡(jiǎn)介與理論基礎(chǔ)

    MySQL是世界上最流行的開源關(guān)系型數(shù)據(jù)庫(kù)管理系統(tǒng)之一,廣泛應(yīng)用于網(wǎng)站、應(yīng)用程序和企業(yè)級(jí)系統(tǒng)。它采用客戶端/服務(wù)器架構(gòu),支持多用戶環(huán)境,并基于SQL(結(jié)構(gòu)化查詢語(yǔ)言)標(biāo)準(zhǔn)。
    的頭像 發(fā)表于 05-21 10:43 ?504次閱讀

    電機(jī)設(shè)計(jì)強(qiáng)度計(jì)算的理論基礎(chǔ)

    純分享帖,需要者可點(diǎn)擊附件獲取完整資料~~~【免責(zé)聲明】本文系網(wǎng)絡(luò)轉(zhuǎn)載,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題,請(qǐng)第一時(shí)間告知,刪除內(nèi)容!
    發(fā)表于 04-27 20:41

    電機(jī)理論基礎(chǔ)

    純分享帖,需要者可點(diǎn)擊附件獲取完整資料~~~ 【免責(zé)聲明】本文系網(wǎng)絡(luò)轉(zhuǎn)載,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題,請(qǐng)第一時(shí)間告知,刪除內(nèi)容!
    發(fā)表于 04-17 23:01

    Cadence推出Conformal AI Studio

    隨著 SoC 設(shè)計(jì)日益復(fù)雜,形式等效檢查面臨更大挑戰(zhàn)。為此,Cadence 推出了 Conformal AI Studio —— 一套全新的邏輯等效
    的頭像 發(fā)表于 03-21 13:50 ?1061次閱讀

    電源完整性理論基礎(chǔ)

    隨著 PCB 設(shè)計(jì)復(fù)雜度的逐步提高,對(duì)于信號(hào)完整的分析除了反射,串?dāng)_以及 EMI 之外,穩(wěn)定可靠的電源供應(yīng)也成為設(shè)計(jì)者們重點(diǎn)研究的方向之一。尤其當(dāng)開關(guān)器件數(shù)目不斷增加,核心電壓不斷減小的時(shí)候,電源
    發(fā)表于 03-10 17:15

    如何使用POT準(zhǔn)確檢查器?

    :95:0.00% 分辨率視覺(jué)對(duì)象等級(jí)挑戰(zhàn) (VOC) 數(shù)據(jù)集未經(jīng)英特爾驗(yàn)證。如 Yolo-v4-tf 文檔 中所提到,英特爾已使用上下文中常見的對(duì)象 (COCO) 數(shù)據(jù)集驗(yàn)證了準(zhǔn)確。通過(guò)
    發(fā)表于 03-06 08:04