chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速PCB布線經(jīng)驗(yàn)分享

電子設(shè)計(jì) ? 來源:電子設(shè)計(jì) ? 作者:電子設(shè)計(jì) ? 2022-02-12 10:44 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1、3點(diǎn)以上連線,盡量讓線依次通過各點(diǎn),便于測(cè)試,線盡量短

2、引腳之間盡量不要放線,特別是集成電路引腳之間和周圍。

3、不同層之間的線盡量不要平行,以免形成實(shí)際上的電容

4、布線盡量是直線,或45度折線,避免產(chǎn)生電磁輻射。

5、地線、電源線至少10-15mil以上(對(duì)邏輯電路)。

6、盡量讓鋪地線連在一起,增大接地面積。線與線之間盡量整齊。

7、注意元件排放均勻,以便安裝、插件、焊接操作。文字排放在當(dāng)前字符層,位置合理,注意朝向,避免被遮擋,便于生產(chǎn)。

8、元件排放多考慮結(jié)構(gòu),貼片元件有正負(fù)極應(yīng)在封裝和最后標(biāo)明,避免空間沖突。

9、目前印制板可作4—5mil的布線,但通常作6mil線寬,8mil線距,12/20mil焊盤。布線應(yīng)考慮灌入電流等的影響。

10、功能塊元件盡量放在一起,斑馬條等LCD附近元件不能靠之太近。

11、過孔要涂綠油(置為負(fù)一倍值)。

12、電池座下最好不要放置焊盤、過空等,PAD和VIL尺寸合理。

13、布線完成后要仔細(xì)檢查每一個(gè)聯(lián)線(包括NETLABLE)是否真的連接上(可用點(diǎn)亮法)。

14、振蕩電路元件盡量*近IC,振蕩電路盡量遠(yuǎn)離天線等易受干擾區(qū)。晶振下要放接地焊盤。

15、多考慮加固、挖空放元件等多種方式,避免輻射源過多。

審核編輯:何安

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • PCB布線
    +關(guān)注

    關(guān)注

    22

    文章

    472

    瀏覽量

    42759
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    高速PCB設(shè)計(jì)挑戰(zhàn) Allegro Skill布線功能 自動(dòng)創(chuàng)建match_group

    在進(jìn)行高速PCB設(shè)計(jì)的過程中,常常會(huì)遇到一個(gè)挑戰(zhàn),那就是高速信號(hào)的時(shí)序匹配問題。為了確保信號(hào)的同步到達(dá),設(shè)計(jì)者需要對(duì)特定的高速信號(hào)組進(jìn)行等長(zhǎng)設(shè)計(jì)。手動(dòng)進(jìn)行這樣的操作可能會(huì)非常繁瑣且容易
    的頭像 發(fā)表于 06-16 11:54 ?1306次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>設(shè)計(jì)挑戰(zhàn)  Allegro Skill<b class='flag-5'>布線</b>功能 自動(dòng)創(chuàng)建match_group

    超強(qiáng)超全布線經(jīng)驗(yàn)教程大全

    第一篇 PCB布線PCB設(shè)計(jì)中,布線是完成產(chǎn)品設(shè)計(jì)的重要步驟,可以說前面的準(zhǔn)備工作都是為它而做的, 在整個(gè)PCB中,以布 線的設(shè)計(jì)過程限
    發(fā)表于 05-29 14:38

    高速PCB布局/布線的原則

    目錄:一、布線的一般原則1、PCB板知識(shí)2、5-5原則3、20H原則4、3W/4W/10W原則(W:Width)5、重疊電源與地線層規(guī)則6、1/4波長(zhǎng)規(guī)則7、芯片引腳布線二、信號(hào)走線下方添加公共接地
    的頭像 發(fā)表于 05-28 19:34 ?1189次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>布局/<b class='flag-5'>布線</b>的原則

    高層數(shù)層疊結(jié)構(gòu)PCB布線策略

    高層數(shù) PCB布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號(hào),從低速數(shù)字接口到具有不同信號(hào)完整性要求的多個(gè)高速數(shù)字接口。從
    的頭像 發(fā)表于 05-07 14:50 ?635次閱讀
    高層數(shù)層疊結(jié)構(gòu)<b class='flag-5'>PCB</b>的<b class='flag-5'>布線</b>策略

    高速PCB板的電源布線設(shè)計(jì)

    隨著集成電路工藝和集成度的不斷提高,集成電路的工作電壓越來越低,速度越來越快。進(jìn)入新的時(shí)代后,這對(duì)于PCB板的設(shè)計(jì)提出了更高的要求。本文正是基于這種背景下,對(duì)高速PCB設(shè)計(jì)中最重要的環(huán)節(jié)之一一電源
    發(fā)表于 04-29 17:31

    如何布線才能降低MDDESD風(fēng)險(xiǎn)?PCB布局的抗干擾設(shè)計(jì)技巧

    在現(xiàn)代電子產(chǎn)品日益集成化、小型化的趨勢(shì)下,MDDESD(靜電二極管)防護(hù)設(shè)計(jì)變得至關(guān)重要。除了元器件選型,PCB布線與布局也是影響ESD抗擾性能的關(guān)鍵因素。作為FAE,本文將結(jié)合實(shí)戰(zhàn)經(jīng)驗(yàn),分享一些
    的頭像 發(fā)表于 04-25 09:43 ?283次閱讀
    如何<b class='flag-5'>布線</b>才能降低MDDESD風(fēng)險(xiǎn)?<b class='flag-5'>PCB</b>布局的抗干擾設(shè)計(jì)技巧

    建議收藏,這31條PCB設(shè)計(jì)布線技巧

    相信大家在做PCB設(shè)計(jì)時(shí),都會(huì)發(fā)現(xiàn)布線這個(gè)環(huán)節(jié)必不可少,而且布線的合理性,也決定了PCB的美觀度和其生產(chǎn)成本的高低,同時(shí)還能體現(xiàn)出電路性能和散熱性能的好壞,以及是否可以讓器件的性能達(dá)到
    發(fā)表于 04-19 10:46

    GaN E-HEMTs的PCB布局經(jīng)驗(yàn)總結(jié)

    GaN E-HEMTs的PCB布局經(jīng)驗(yàn)總結(jié)
    的頭像 發(fā)表于 03-13 15:52 ?564次閱讀
    GaN E-HEMTs的<b class='flag-5'>PCB</b>布局<b class='flag-5'>經(jīng)驗(yàn)</b>總結(jié)

    電子工程師的PCB設(shè)計(jì)經(jīng)驗(yàn)

    本文分享了電子工程師在PCB設(shè)計(jì)方面的經(jīng)驗(yàn),包括PCB布局、布線、電磁兼容性優(yōu)化等內(nèi)容,旨在幫助初學(xué)者掌握PCB設(shè)計(jì)的關(guān)鍵技術(shù)。
    的頭像 發(fā)表于 01-21 15:15 ?1510次閱讀

    104條關(guān)于PCB布局布線的小技巧

    在電子產(chǎn)品設(shè)計(jì)中,PCB布局布線是重要的一步,PCB布局布線的好壞將直接影響電路的性能。 現(xiàn)在,雖然有很多軟件可以實(shí)現(xiàn)PCB自動(dòng)布局
    的頭像 發(fā)表于 01-07 09:21 ?1100次閱讀
    104條關(guān)于<b class='flag-5'>PCB</b>布局<b class='flag-5'>布線</b>的小技巧

    了解TI基于PCB布線規(guī)則的DDR時(shí)序規(guī)范

    電子發(fā)燒友網(wǎng)站提供《了解TI基于PCB布線規(guī)則的DDR時(shí)序規(guī)范.pdf》資料免費(fèi)下載
    發(fā)表于 10-15 11:47 ?3次下載
    了解TI基于<b class='flag-5'>PCB</b><b class='flag-5'>布線</b>規(guī)則的DDR時(shí)序規(guī)范

    在DSP上實(shí)現(xiàn)DDR2 PCB布局布線

    電子發(fā)燒友網(wǎng)站提供《在DSP上實(shí)現(xiàn)DDR2 PCB布局布線.pdf》資料免費(fèi)下載
    發(fā)表于 10-15 09:16 ?3次下載
    在DSP上實(shí)現(xiàn)DDR2 <b class='flag-5'>PCB</b>布局<b class='flag-5'>布線</b>

    AM62 PCB設(shè)計(jì)逃逸布線應(yīng)用說明

    電子發(fā)燒友網(wǎng)站提供《AM62 PCB設(shè)計(jì)逃逸布線應(yīng)用說明.pdf》資料免費(fèi)下載
    發(fā)表于 09-13 09:58 ?0次下載
    AM62 <b class='flag-5'>PCB</b>設(shè)計(jì)逃逸<b class='flag-5'>布線</b>應(yīng)用說明

    AM62x(AMC)PCB設(shè)計(jì)逃逸布線應(yīng)用說明

    電子發(fā)燒友網(wǎng)站提供《AM62x(AMC)PCB設(shè)計(jì)逃逸布線應(yīng)用說明.pdf》資料免費(fèi)下載
    發(fā)表于 09-10 09:57 ?0次下載
    AM62x(AMC)<b class='flag-5'>PCB</b>設(shè)計(jì)逃逸<b class='flag-5'>布線</b>應(yīng)用說明

    高速ADC PCB布局布線技巧分享

    高速模擬信號(hào)鏈設(shè)計(jì)中,印刷電路板(PCB)布局布線需??要考慮許多選項(xiàng),有些選項(xiàng)比其它選項(xiàng)更重要,有些選項(xiàng)??則取決于應(yīng)用。最終的答案各不相同,但在所有情況下,??設(shè)計(jì)工程師都應(yīng)盡量消除最佳做法
    的頭像 發(fā)表于 07-24 08:42 ?1492次閱讀
    <b class='flag-5'>高速</b>ADC <b class='flag-5'>PCB</b>布局<b class='flag-5'>布線</b>技巧分享