chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

三星將在3nm時代進(jìn)一步拉近自己與臺積電的芯片代工技術(shù)差距

中科院半導(dǎo)體所 ? 來源:與非網(wǎng)eefocus ? 作者:與非網(wǎng)eefocus ? 2021-03-22 11:35 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

2月,三星爆出將在美國德克薩斯州奧斯汀建設(shè)價值100億美元晶圓廠,發(fā)力追趕臺積電。雖然三星在5nm制程上已趕上了臺積電的腳步,于2020年實(shí)現(xiàn)了量產(chǎn),但3nm似乎仍落后于臺積電。此前,臺積電已為其3nm制程晶圓廠投資200億美元,將于今年試產(chǎn),預(yù)計2022年量產(chǎn)。為此,三星不惜跳過4nm制程節(jié)點(diǎn),直接上3nm,不過2023年或難以量產(chǎn)。

在技術(shù)方面,三星稱在3nm時代就會采用GAA全環(huán)繞柵極FET,臺積電則要在2nm階段才開始使用。這似乎也預(yù)示著,三星將在3nm時代進(jìn)一步拉近自己與臺積電的芯片代工技術(shù)差距。

隨著器件規(guī)模的不斷擴(kuò)大,需要采用更精細(xì)的節(jié)點(diǎn),但由于3nm制程的難度極大,出現(xiàn)了許多新技術(shù)、新問題和不確定性,需要在遷移中去適應(yīng)和解決。

亞3nm挑戰(zhàn)頗多

一些晶圓廠開始加大新的3nm的研發(fā)力度,2nm節(jié)點(diǎn)及其后的工作也在進(jìn)行。從3nm開始,業(yè)界希望從今天的FinFET晶體管過渡到全環(huán)繞柵極(GAA)FET。在亞3nm節(jié)點(diǎn),芯片制造商可能需要新的設(shè)備,比如下一代極紫外(EUV)光刻機(jī),還有新的沉積、蝕刻和檢驗/計量技術(shù)。

根據(jù)IBS數(shù)據(jù),7nm器件的設(shè)計成本為2.223億美元,5nm為4.363億美元,3nm為6.5億美元。在從FinFET轉(zhuǎn)向GAA-FET的同時,晶體管、晶圓廠設(shè)備、材料、光子學(xué)等方面都將迎來巨大的變化。事實(shí)上,并非所有設(shè)計都需要先進(jìn)節(jié)點(diǎn)。不斷上升的成本也在促使許多人探索其他選擇,如先進(jìn)封裝,力圖通過將先進(jìn)芯片放入封裝中來擴(kuò)展優(yōu)勢。

FinFET向GAA-FET轉(zhuǎn)型的選擇

晶體管是器件中提供開關(guān)功能的關(guān)鍵組件。幾十年來,基于平面晶體管的芯片一直暢銷不衰。走到20nm時,平面晶體管開始出現(xiàn)疲態(tài)。為此,英特爾在2011年推出了22nm的FinFET,之后晶圓廠在16nm/14nm予以跟進(jìn)。

FinFET中的電流控制是通過翅片三個邊上每個邊一個柵極實(shí)現(xiàn)的。當(dāng)翅片寬度達(dá)到5nm時,F(xiàn)inFET幾乎走到了盡頭,3nm節(jié)點(diǎn)附近將停滯不前。因此,2022年前后,晶圓廠希望遷移到下一代納米片(nanosheet)FET,它屬于GAA-FET的范疇,是FinFET的延伸,其側(cè)面有柵極包圍。

三星的平面晶體管、FinFET與納米片F(xiàn)ET

在GAA-FET中還有其他類型,例如,Imec開發(fā)的2nm叉片(forksheet)FET。這種晶體管的nFET和pFET集成在同一結(jié)構(gòu)中,由電介質(zhì)壁將nFET和pFET隔開。這與現(xiàn)有的GAA-FET不同,后者nFET和pFET是在不同結(jié)構(gòu)中。叉片F(xiàn)ET允許更緊密的n-to-p間距,減少了面增比(area scaling)。

互補(bǔ)場效應(yīng)晶體管(CFET)是另一種類型的GAA-FET器件,也是2nm甚至以后的一種選擇。CFET由兩個獨(dú)立的納米線FET(p型和n型)組成?;旧?,p型納米線堆疊在n型納米線的頂部。CFET是將nFET“折疊”在pFET器件上,以消除n-to-p分離的瓶頸,并因此將單元有源區(qū)域的面積減少了2倍。

CFET結(jié)構(gòu)

專業(yè)人士認(rèn)為,GAA技術(shù),特別是堆疊CFET技術(shù)創(chuàng)造了一個向3nm、2nm和1nm邏輯擴(kuò)展的拐點(diǎn),很有前景。

不過,CFET前景看好,但發(fā)展需要時間。其挑戰(zhàn)包括:

在高溫工藝之前,需要使用很多金屬。因此,需要確定CFET觸點(diǎn)和互連之間所需阻擋金屬的最大熱極限。

厚度小于5nm的旋壓覆蓋(spin-coat)沉積層很容易受到表面能(surface energy)微小變化的影響,可能是襯底,也可能是材料。

光刻技術(shù)水漲船高

光刻是在芯片上繪制微小特征的藝術(shù),有助于實(shí)現(xiàn)芯片功能的擴(kuò)展。在亞3nm,芯片制造商可能需要一種新版本的EUV光刻技術(shù),即高數(shù)值孔徑EUV(high-NA EUV)。它是當(dāng)今EUV的延伸,仍在研發(fā)當(dāng)中,預(yù)計2023年可在3nm制程中應(yīng)用,這種體積龐大的設(shè)備既復(fù)雜又昂貴。

EUV的重要性顯而易見。多年來,芯片制造商在晶圓廠使用的都是基于光學(xué)193nm的光刻掃描儀。在多重圖案化(patterning)的幫助下,芯片制造商將光刻技術(shù)擴(kuò)展到了10nm/7nm。但在5nm處,現(xiàn)有光刻技術(shù)已經(jīng)失去了動力。這就是EUV的用武之地。它有助于芯片制造商在7nm及以后光刻出最難以實(shí)現(xiàn)的特性。

光刻設(shè)備能力

開發(fā)EUV的難度一直都非常大。隨著ASML使用13.5nm波長和0.33 NA透鏡的最新EUV掃描儀的推出,實(shí)現(xiàn)13nm分辨率已不成問題,每小時可生產(chǎn)170片晶圓。此前,在7nm處,芯片制造商使用基于EUV的單圖案化方法對微小特征進(jìn)行圖案化。單圖案化EUV正在擴(kuò)展到30nm到28nm間距。同時,芯片制造商還需要EUV雙圖案化,這是一個困難的過程。因為即使將多圖案化技術(shù)應(yīng)用于EUV,對位控制(overlay)也是一個難題。

在5nm/亞3nm,雙圖案化EUV仍然是一種選擇,因為它具有一定的成本效益。但為了對沖風(fēng)險,芯片制造商希望獲得高NA EUV,以便能夠繼續(xù)采用更簡單的單圖案化方法。不過,高NA-EUV掃描儀很復(fù)雜,系統(tǒng)采用具有8nm分辨率的0.55 NA變形鏡頭,而不是傳統(tǒng)的鏡頭設(shè)計。該鏡頭在掃描模式下支持8倍放大,在另一個方向支持4倍放大。這樣,照野大小減少了一半。所以在某些情況下,芯片制造商會在兩個不同的掩模上加工一個芯片。然后,將掩模合并在一起并印刷在晶圓上,這是一個復(fù)雜的過程。

Hi-NA EUV可以選擇半野或雙掩模

其他問題包括高NA EUV不能使用光刻膠。幸運(yùn)的是,現(xiàn)有的EUV掩模工具可以用于亞3nm。晶圓廠可能需要新材料的EUV掩模底版,反過來又需要更快的掩模底版離子束沉積(IBD)工具。Veeco正積極與主要客戶合作,開發(fā)IBD系統(tǒng)的一些先進(jìn)功能,以解決亞3nm的問題。

分析師認(rèn)為,高NA EUV距離實(shí)現(xiàn)大批量生產(chǎn)能力還有幾年的時間。ASML可能會在2021年開始提供測試系統(tǒng),但這并不意味著大批量生產(chǎn)的到來。

從原子層沉積到分子層蝕刻

現(xiàn)在,芯片是使用各種原子級處理設(shè)備生產(chǎn)的,例如原子層沉積(ALD)技術(shù),一次沉積一層材料。原子層蝕刻(ALE)是一項相關(guān)技術(shù),它是在原子級去除目標(biāo)材料。ALD和ALE都用于邏輯和內(nèi)存。

業(yè)界也在為亞3nm節(jié)點(diǎn)開發(fā)高級版本的ALD和ALE。區(qū)域選擇性沉積是一種先進(jìn)的自對準(zhǔn)圖案化技術(shù)。將新的化學(xué)方法與ALD或分子層沉積(MLD)工具相結(jié)合,選擇性沉積是在精確位置沉積材料和薄膜的過程。理論上,選擇性沉積可以用來在金屬上沉積金屬,在器件的電介質(zhì)上沉積電介質(zhì)。仍處于研發(fā)階段的技術(shù)可能會減少流程中光刻和蝕刻的步驟。

另一項即將出現(xiàn)的技術(shù)是分子層蝕刻(MLE)。它從上世紀(jì)90年代開始研究,是基于等離子體的方法。MLE是有機(jī)/無機(jī)材料雜化蝕刻技術(shù)的延伸。對于半導(dǎo)體工業(yè)來說,它提供了一種對材料進(jìn)行各向同性還原的方法,可以用作光刻掩模。

對于5nm以下節(jié)點(diǎn)的芯片來說,最大的問題之一是器件的選擇性增加,以及去除特定的材料。因此,芯片中出現(xiàn)的異?,F(xiàn)象可以通過某種蝕刻來消除。在這些節(jié)點(diǎn),晶圓上殘留的任何材料都可能導(dǎo)致額外的問題,比如掩模阻塞。

由于比有機(jī)材料更致密、更薄,過去幾乎所有的商業(yè)努力都集中在無機(jī)材料上。但隨著越來越多的有機(jī)材料進(jìn)入制造過程,事情變得越來越復(fù)雜。在各向同性性質(zhì)和掩模釋放的飽和值之間需要一個折衷,在這個過程中,即使材料密度較低,掩模釋放的厚度也可以較高。這方面,業(yè)界還在探索。

光學(xué)和電子束

計量學(xué)是測量結(jié)構(gòu)的藝術(shù),為的是使用各種系統(tǒng)發(fā)現(xiàn)芯片中的缺陷。檢查分為光學(xué)和電子束兩類。光學(xué)檢測設(shè)備速度很快,但有一定的分辨率限制。電子束檢測系統(tǒng)具有更好的分辨率,但速度較慢。因此,業(yè)界一直在開發(fā)多波束電子束檢測系統(tǒng),以便以更高的速度發(fā)現(xiàn)最困難的缺陷。ASML開發(fā)的一種電子束檢查設(shè)備有九個電子束,有助于芯片制造商加速檢測過程。

目前,芯片制造商使用各種系統(tǒng)來測量結(jié)構(gòu),如CD-SEM、光學(xué)CD(OCD)等。前者采用自上而下的測量方法;后者使用偏振光來表征結(jié)構(gòu)。十年前,許多人認(rèn)為CD-SEM和OCD會失去動力。因此,行業(yè)加快了幾種新計量類型的研發(fā),包括稱為臨界尺寸小角度X射線散射(CD-SAXS)的X射線計量技術(shù)。CD-SAXS使用來自小光束尺寸的可變角度透射散射進(jìn)行測量,X射線的波長小于0.1nm。

CD-SAXS是一種非破壞性技術(shù),也是一種非常簡單的度量方法。X射線源通過具有周期性納米結(jié)構(gòu)的樣本發(fā)射聚焦的X射線束,X射線相機(jī)拍攝散射的X射線圖像。然后對一系列入射角重復(fù)測量。之后反解散射圖樣,得到周期結(jié)構(gòu)的電子密度分布的平均形狀。散射計算是傅里葉變換,所以對大多數(shù)結(jié)構(gòu)來說計算起來很容易。

CD-SAXS可以解決CD、無序CD以及層間電子密度的差異(這可能與成分有關(guān))。與傳統(tǒng)OCD相比,CD-SAXS的主要優(yōu)點(diǎn)是光學(xué)常數(shù)與尺寸無關(guān),波長小,分辨率高,避免了OCD的許多參數(shù)相關(guān)性問題,計算簡單。CD-SAXS還可以測量埋入式結(jié)構(gòu)物和光學(xué)不透明層。

不過,CD-SAXS都是由研發(fā)機(jī)構(gòu)的大型同步加速器儲存環(huán)實(shí)現(xiàn)的。晶圓廠用的CD-SAXS的問題是X射線源有限且速度慢,這會影響吞吐量。雖然CD-SAXS可以穿透襯底,看到不同材料的層,但它是一種光學(xué)散射測量技術(shù),速度很慢。另外,數(shù)倍的成本也是一個問題。不過,存儲器制造商已在使用這項技術(shù)來表征硬掩模和高深寬比結(jié)構(gòu)。

轉(zhuǎn)向先進(jìn)封裝

除了依靠成本不菲的先進(jìn)制程節(jié)點(diǎn),IC功能的擴(kuò)展還可以通過改變芯片架構(gòu),在其中集成更多的片芯來實(shí)現(xiàn)。

畢竟能用得起尖端芯片的公司和應(yīng)用還是少數(shù)。在供應(yīng)鏈上,從規(guī)模的角度看,先進(jìn)制程與現(xiàn)有制程的鴻溝不斷加大。最前沿的應(yīng)用需要7nm、5nm,也許是3nm,但其他應(yīng)用還在原地踏步。

為了提升性能,不妨“王顧左右而言他”,借助先進(jìn)封裝,如小芯片(Chiplet)、3D封裝等異構(gòu)集成形式來追趕摩爾定律。


小芯片3D堆疊

IC功能的一個重要方面是內(nèi)部傳輸速度,因此,雖然面積至關(guān)重要,特別是人工智能AI)應(yīng)用,但芯片的速度取決于處理元件和加速器的高度冗余陣列,每個新節(jié)點(diǎn)的最大好處是利用架構(gòu)變化和軟硬件協(xié)同設(shè)計。但是,信號通過細(xì)線從大芯片的一端傳輸?shù)搅硪欢怂璧臅r間比使用高速接口垂直傳輸?shù)搅硪粋€芯片所需的時間要長。

為此,臺積電將小芯片嵌入生產(chǎn)線前端(FEOL)封裝,使用先進(jìn)混合鍵合技術(shù)改善了器件之間的連接,實(shí)現(xiàn)了所謂的系統(tǒng)集成芯片(SoIC),進(jìn)一步提高了封裝器件的速度。這將比使用硅中介層(interposer)將芯片連接在一起更快,而硅中介層是目前這種方法的最先進(jìn)技術(shù)。

硅中介層也可以用作光子學(xué)的波導(dǎo),無論是封裝內(nèi)還是封裝間,這又增加了另一種選擇。一個例子是,現(xiàn)在服務(wù)器場中的光纖是東西向的流量。通過新的背板,光纖不是通過模塊而是直接到服務(wù)器,最后到交換機(jī)所在的封裝。光子學(xué)的應(yīng)用將帶來更多帶寬、更多大容量的解決方案。

光的優(yōu)點(diǎn)是比通過銅線發(fā)送電信號所需的功率更小。因此,一些公司正在研發(fā)能夠傳輸光的中介層,如果成功,就可以用它連接芯片,讓光信號直接來到封裝的旁邊。當(dāng)然,這樣做也不是沒有挑戰(zhàn)。光信號會隨著溫度的升高而漂移,因此需要對濾波器進(jìn)行校準(zhǔn)以解決漂移的問題。

寫在最后

該來的總會來

3nm即將發(fā)生,2nm也是如此。由于沒有一種技術(shù)可以滿足所有的應(yīng)用,在芯片縮小和功能擴(kuò)展的過程中,制程的進(jìn)步、晶體管結(jié)構(gòu)的變化和其他方法會交替進(jìn)行,不斷推動芯片性能向上攀升,也不致被摩爾定律甩的太遠(yuǎn)。

責(zé)任編輯:lq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 臺積電
    +關(guān)注

    關(guān)注

    44

    文章

    5780

    瀏覽量

    173792
  • 晶圓代工
    +關(guān)注

    關(guān)注

    6

    文章

    870

    瀏覽量

    49595
  • 3nm
    3nm
    +關(guān)注

    關(guān)注

    3

    文章

    236

    瀏覽量

    14844

原文標(biāo)題:3nm必有一戰(zhàn) | 晶圓代工界千年老二,急了

文章出處:【微信號:bdtdsj,微信公眾號:中科院半導(dǎo)體所】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    2nm良率超 90%!蘋果等巨頭搶單

    當(dāng)行業(yè)還在熱議3nm工藝量產(chǎn)進(jìn)展時,已經(jīng)悄悄把2nm技術(shù)推到了關(guān)鍵門檻!據(jù)《經(jīng)濟(jì)日報》報道
    的頭像 發(fā)表于 06-04 15:20 ?740次閱讀

    西門子與合作推動半導(dǎo)體設(shè)計與集成創(chuàng)新 包括N3P N3C A14技術(shù)

    西門子和在現(xiàn)有 N3P 設(shè)計解決方案的基礎(chǔ)上,進(jìn)一步推進(jìn)針對臺
    發(fā)表于 05-07 11:37 ?847次閱讀

    三星在4nm邏輯芯片上實(shí)現(xiàn)40%以上的測試良率

    較為激進(jìn)的技術(shù)路線,以挽回局面。 4 月 18 日消息,據(jù)韓媒《ChosunBiz》當(dāng)?shù)貢r間 16 日報道,三星電子在其 4nm 制程 HBM4 內(nèi)存邏輯芯片的初步測試生產(chǎn)中取得了40
    發(fā)表于 04-18 10:52

    西門子數(shù)字化工業(yè)軟件與開展進(jìn)一步合作

    西門子數(shù)字化工業(yè)軟件宣布與進(jìn)一步開展合作,基于西門子先進(jìn)的封裝集成解決方案,提供經(jīng)過認(rèn)證的
    的頭像 發(fā)表于 02-20 11:13 ?783次閱讀

    三星2025年晶圓代工投資減半

    工廠和華城S3工廠。盡管投資規(guī)模有所縮減,但三星在這兩大工廠的項目推進(jìn)上并未止步。 平澤P2工廠方面,三星計劃將部分3nm生產(chǎn)線轉(zhuǎn)換到更為先進(jìn)的2n
    的頭像 發(fā)表于 01-23 11:32 ?894次閱讀

    拒絕代工,三星芯片制造突圍的關(guān)鍵在先進(jìn)封裝?

    ? 電子發(fā)燒友網(wǎng)報道(文/吳子鵬)根據(jù)相關(guān)媒體報道,拒絕為三星Exynos處理器提供代工服務(wù),理由是
    的頭像 發(fā)表于 01-20 08:44 ?3120次閱讀
    被<b class='flag-5'>臺</b><b class='flag-5'>積</b><b class='flag-5'>電</b>拒絕<b class='flag-5'>代工</b>,<b class='flag-5'>三星</b><b class='flag-5'>芯片</b>制造突圍的關(guān)鍵在先進(jìn)封裝?

    拒絕為三星代工Exynos芯片

    合作,以提升其Exynos芯片的生產(chǎn)質(zhì)量和產(chǎn)量。 然而,就在昨日,Jukanlosreve更新了這事件的最新進(jìn)展。據(jù)其透露,
    的頭像 發(fā)表于 01-17 14:15 ?752次閱讀

    4nm芯片量產(chǎn)

    率和質(zhì)量可媲美臺灣產(chǎn)區(qū)。 此外;將在亞利桑那州二廠生產(chǎn)領(lǐng)先全球的2納米制程技術(shù),預(yù)計生產(chǎn)時間是2028年。
    的頭像 發(fā)表于 01-13 15:18 ?1214次閱讀

    消息稱3nm、5nm和CoWoS工藝漲價,即日起效!

    )計劃從2025年1月起對3nm、5nm先進(jìn)制程和CoWoS封裝工藝進(jìn)行價格調(diào)整。 先進(jìn)制程2025年喊漲,最高漲幅20% 其中,對3nm、5nm等先進(jìn)制程
    的頭像 發(fā)表于 01-03 10:35 ?889次閱讀

    高通明年驍龍8 Elite 2芯片全數(shù)交由代工

    芯片代工伙伴。上次高通選擇三星代工,還要追溯到2021年的驍龍8第
    的頭像 發(fā)表于 12-30 11:31 ?1507次閱讀

    產(chǎn)能爆棚:3nm與5nm工藝供不應(yīng)求

    近期成為了高性能芯片代工領(lǐng)域的明星企業(yè),其產(chǎn)能被各大科技巨頭瘋搶。據(jù)最新消息,
    的頭像 發(fā)表于 11-14 14:20 ?1208次閱讀

    進(jìn)一步收購群創(chuàng)工廠擴(kuò)產(chǎn)先進(jìn)封裝

    據(jù)半導(dǎo)體設(shè)備公司的消息人士透露,正計劃進(jìn)一步擴(kuò)大其在先進(jìn)封裝領(lǐng)域的產(chǎn)能。今年8月,
    的頭像 發(fā)表于 10-30 16:38 ?757次閱讀

    三星電子晶圓代工副總裁:三星技術(shù)不輸于

     在近期的場半導(dǎo)體產(chǎn)學(xué)研交流研討會上,三星電子晶圓代工業(yè)務(wù)部的副總裁Jeong Gi-tae展現(xiàn)出了高度的自信。他堅決表示,三星技術(shù)并不
    的頭像 發(fā)表于 10-24 15:56 ?1277次閱讀

    谷歌Tensor G系列芯片代工轉(zhuǎn)向

    近日,谷歌Tensor G4將成為該公司最后款由三星代工的手機(jī)芯片。從明年的Tensor G5開始,谷歌將選擇
    的頭像 發(fā)表于 10-24 09:58 ?1091次閱讀

    英特爾欲與三星結(jié)盟對抗

    英特爾正在積極尋求與三星電子建立“代工聯(lián)盟”,以共同制衡在芯片代工領(lǐng)域占據(jù)領(lǐng)先地位的
    的頭像 發(fā)表于 10-23 17:02 ?917次閱讀