在最近的IEEE國(guó)際可靠性物理研討會(huì)上，SK海力士分享了其近期和未來(lái)的技術(shù)目標(biāo)愿景。SK海力士認(rèn)為，通過(guò)將層數(shù)增加到600層以上，可以繼續(xù)提高3DNAND的容量。此外，該公司有信心借助極紫外（EUV）光刻技術(shù)將DRAM技術(shù)擴(kuò)展到10nm以下，以及將內(nèi)存和邏輯芯片整合到同一個(gè)設(shè)備中，以應(yīng)對(duì)不斷增加的工作負(fù)載。

SK海力士首席執(zhí)行官李錫熙說(shuō)：“我們正在改進(jìn)DRAM和NAND各個(gè)領(lǐng)域的技術(shù)發(fā)展所需的材料和設(shè)計(jì)結(jié)構(gòu)，并逐步解決可靠性問(wèn)題。如果以此為基礎(chǔ)，并取得創(chuàng)新，將來(lái)有可能實(shí)現(xiàn)10nm以下的DRAM工藝和堆疊600層以上的NAND?！?br />
3DNAND未來(lái)將達(dá)到600層以上

歷史的經(jīng)驗(yàn)早已證明，3DNAND無(wú)論是在性能還是在可拓展方面，都是一種非常高效的體系結(jié)構(gòu)，因此，SK海力士將在未來(lái)幾年繼續(xù)使用它。早在2020年12月，SK海力士就推出了具有1.6Gbps接口的176層3DNAND存儲(chǔ)器，且已經(jīng)開始和SSD控制器制造商一起開發(fā)512GB的176層存儲(chǔ)芯片，預(yù)計(jì)在2022年會(huì)基于新型3DNAND存儲(chǔ)器進(jìn)行驅(qū)動(dòng)。

就在幾年前，該公司認(rèn)為可以將3DNAND擴(kuò)展到500層左右，但是現(xiàn)在它已經(jīng)有信心可以在不久的將來(lái)將其擴(kuò)展到600層以上。隨著層數(shù)的增加，SK海力士以及其他3DNAND生產(chǎn)商不得不讓每一層變得更薄，NAND單元更小，并引入新的電介質(zhì)材料來(lái)保持均勻電荷，從而保持可靠性。

SK海力士已經(jīng)是原子層沉積領(lǐng)域的領(lǐng)導(dǎo)者之一，因此其下一個(gè)目標(biāo)是實(shí)現(xiàn)高深寬比（A/R）接觸（HARC）刻蝕技術(shù)。同樣，對(duì)于600層以上的3DNAND，可能還需要學(xué)會(huì)如何將多層晶圓堆疊起來(lái)。

行業(yè)何時(shí)才能有600層以上的3DNAND設(shè)備以及如此驚人的層數(shù)將帶來(lái)的多大的容量，SK海力士沒(méi)有給出具體預(yù)測(cè)，不過(guò)該公司僅憑借176層技術(shù)就已經(jīng)著眼于1TB的產(chǎn)品，因此600層以上的產(chǎn)品容量將是巨大的。

DRAM的未來(lái)：EUV低于10nm

與美光科技不同，SK海力士認(rèn)為采用EUV光刻技術(shù)是保持DRAM性能不斷提高，同時(shí)提高存儲(chǔ)芯片容量、控制功耗最直接的方法。借助DDR5，該公司不得不推出容量超過(guò)16GB的存儲(chǔ)設(shè)備，數(shù)據(jù)傳輸速率可達(dá)6400GT/s，這些存儲(chǔ)設(shè)備將堆疊在一起以構(gòu)建大容量的DRAM。

由于未來(lái)的存儲(chǔ)器產(chǎn)品必須滿足高性能、高容量以及低功耗等要求，因此先進(jìn)的制造技術(shù)變得更加重要。為了成功實(shí)施EUV技術(shù)，SK海力士正在開發(fā)用于穩(wěn)定EUV圖案和缺陷管理的新材料和光刻膠。另外，該公司正在尋求新的電池結(jié)構(gòu)，同時(shí)通過(guò)使用由高介電常數(shù)材料制成更薄的的電介質(zhì)來(lái)保持其電容。

值得注意的是，SK海力士現(xiàn)在也在尋找減少“用于互連的金屬”電阻的方法，這表明DRAM晶體管的尺寸已經(jīng)變得非常小，以至于其觸點(diǎn)將成為瓶頸。借助EUV，晶體管將縮小尺寸，提升性能并降低功耗，接觸電阻將成為10nm以下的瓶頸。不同的芯片生廠商用不同的方式來(lái)解決這一問(wèn)題：英特爾決定使用鈷代替鎢，而臺(tái)積電和三星則選擇了選擇性鎢沉積工藝。SK海力士未詳細(xì)說(shuō)明其抗接觸電阻的方法，只是表明正在尋求下一代電極和絕緣材料并引入新工藝。

融合處理和內(nèi)存的近內(nèi)存處理

除了使DRAM速度更快并提高容量外，SK海力士還期待融合內(nèi)存和處理技術(shù)。如今，用于超級(jí)計(jì)算機(jī)的尖端處理器使用通過(guò)插入器連接到它們的高帶寬（HBM），SK海力士將此概念稱之為PNM（近內(nèi)存處理），并斷言下一步將是處理器和內(nèi)存存在于單個(gè)封裝中的PIM（內(nèi)存中處理），而該公司最終將尋找CIM（內(nèi)存中計(jì)算），將CPU和內(nèi)存集成到一起。

SK海力士的CIM在很大程度上與今年2月推出的三星PIM（內(nèi)存處理）概念相似，并可能滿足HJEDEC定義的工業(yè)標(biāo)準(zhǔn)。三星的HBM-PIM將以300MHz運(yùn)行的32個(gè)支持FP16的可編程計(jì)算單元（PCU）嵌入到4GB內(nèi)存裸片中。可以使用常規(guī)存儲(chǔ)命令控制PCU，并執(zhí)行一些基本計(jì)算。三星聲稱其HBM-PIM內(nèi)存已經(jīng)在領(lǐng)先的AI解決方案提供商的AI加速器中進(jìn)行了試驗(yàn)，該技術(shù)可以使用DRAM制造工藝制造，對(duì)于不需要高精度但可以從數(shù)量眾多的簡(jiǎn)化內(nèi)核中受益的AI和其他工作負(fù)載意義重大。

目前尚不清楚SK海力士是否將根據(jù)三星提出的即將發(fā)布的JEDEC標(biāo)準(zhǔn)實(shí)施CIM，或者采用專有技術(shù)，但可以確定的是，全球最大的DRAM制造商對(duì)融合的存儲(chǔ)器和邏輯設(shè)備都抱有相似的愿景。

邏輯和內(nèi)存的融合對(duì)于利基應(yīng)用非常有意義，同時(shí)，還有更多常見的應(yīng)用程序可以從內(nèi)存，存儲(chǔ)和處理器更緊密的集成中受益。為此，SK海力士正在開發(fā)緊密集成異構(gòu)計(jì)算互連封裝技術(shù)，這些封裝包含處理IP、DRAM、NAND、微機(jī)電系統(tǒng)（MEMS）、射頻識(shí)別（RFID）和各種傳感器。不過(guò)，該公司尚未提供許多詳細(xì)信息。

本文由電子發(fā)燒友綜合報(bào)道，內(nèi)容參考自雷鋒網(wǎng)，轉(zhuǎn)載請(qǐng)注明以上來(lái)源。