一、同步電路概念

數(shù)字系統(tǒng)中，所有的（或某個(gè)局部范圍）寄存器使用相同的時(shí)鐘，電路以當(dāng)前時(shí)鐘為參照，這是同步電路的工作機(jī)制?，F(xiàn)代數(shù)字電路建立在同步電路基礎(chǔ)上。因此，復(fù)雜數(shù)字電路中，研究同步電路的物理特性，對(duì)于現(xiàn)代數(shù)字（FPGA）的設(shè)計(jì)和實(shí)現(xiàn)，具有重要意義。

同步電路的物理研究中，關(guān)注同步信號(hào)沿著數(shù)字系統(tǒng)時(shí)空的分布，是同步系統(tǒng)設(shè)計(jì)的主要內(nèi)容。包括：離散同步信號(hào)分析（時(shí)間和空間的離散），連續(xù)同步信號(hào)分析（時(shí)間和空間的連續(xù)），以及該學(xué)術(shù)課題衍生的流水線設(shè)計(jì)，數(shù)字邏輯通信。

1.1 同步電路的最小分析單位

同步電路的最小分析單位是節(jié)點(diǎn)Node：

閉節(jié)點(diǎn)CN（Closed Node）：節(jié)點(diǎn)機(jī)器輸出信號(hào)發(fā)自沿敏感寄存器；輸入信號(hào)來自前級(jí)節(jié)點(diǎn)，輸出信號(hào)發(fā)至后級(jí)節(jié)點(diǎn)

開節(jié)點(diǎn)ON（Opened Node）：節(jié)點(diǎn)機(jī)器輸出信號(hào)發(fā)自電平敏感邏輯FA；輸入信號(hào)來自前級(jí)節(jié)點(diǎn)，輸出信號(hào)發(fā)至后級(jí)節(jié)點(diǎn)

空節(jié)點(diǎn)NN（Null Node）：節(jié)點(diǎn)機(jī)器輸出信號(hào)發(fā)自電平敏感邏輯FA；輸入信號(hào)來自前級(jí)節(jié)點(diǎn)，輸出信號(hào)至頂層端口

1.2 基于節(jié)點(diǎn)的單拍潛伏期定理（同步電路第一定理）

對(duì)于閉節(jié)點(diǎn)（或等效節(jié)點(diǎn)），若將輸入看成激勵(lì)，輸出看成響應(yīng)，并且同步信號(hào)遵循“右側(cè)逼近，右側(cè)取樣”，則滿足前拍激勵(lì)導(dǎo)致后拍響應(yīng)：

式中：

：節(jié)點(diǎn)中有限自動(dòng)機(jī)的機(jī)器函數(shù)（描述激勵(lì)-響應(yīng)的關(guān)系）

：同步系統(tǒng)中的離散時(shí)刻，對(duì)應(yīng)時(shí)鐘clk的（上升）沿時(shí)刻

：節(jié)點(diǎn)的響應(yīng)（輸出），是離散時(shí)間的函數(shù)

：節(jié)點(diǎn)的激勵(lì)（輸入），是離散時(shí)間的函數(shù)，在公式中滿足前拍激勵(lì)，后拍響應(yīng)

：參考時(shí)鐘clk的時(shí)鐘周期

1.2.1 基于同步電路第一定理的應(yīng)用例子一

分析一個(gè)計(jì)數(shù)器的代碼和功能仿真：

其節(jié)點(diǎn)的FA為：

1.2.2 基于同步電路第一定理的應(yīng)用例子二

分析一段米利分頻器代碼和功能仿真波形：

節(jié)點(diǎn)架構(gòu)：

使用同步電路第一定理進(jìn)行信號(hào)分析：

責(zé)任編輯：lq6