MRAM，即磁阻式隨機(jī)訪問(wèn)存儲(chǔ)器的簡(jiǎn)稱，兼?zhèn)銼RAM的高速讀寫(xiě)性能與閃存存儲(chǔ)器的非易失性。STT-MRAM是通過(guò)自旋電流實(shí)現(xiàn)信息寫(xiě)入的一種新型MARM，屬于MRAM的二代產(chǎn)品，解決了MRAM寫(xiě)入信息存在的問(wèn)題。

STT-MRAM存儲(chǔ)單元的核心仍然是一個(gè)MTJ（磁性隧道結(jié)），由兩層不同厚度的鐵磁層及一層幾個(gè)納米厚的非磁性隔離層組成，它是通過(guò)自旋電流實(shí)現(xiàn)信息寫(xiě)入的。目前，STT-MRAM已經(jīng)從幾家代工廠（GlobalFoundries、英特爾、三星、臺(tái)積電和聯(lián)電）中脫穎而出，成為一種非常有吸引力的IP選擇。

STT-MRAM具有以下幾個(gè)出色的特性：

• 儲(chǔ)存時(shí)間長(zhǎng)
• 高密度
• 隨機(jī)訪問(wèn)
• 接近零泄漏功率
• 低寫(xiě)誤碼率

STT-MRAM的開(kāi)發(fā)步驟包括以下幾項(xiàng)：
第一步是材料的堆棧工程——例如，晶體結(jié)構(gòu)、原子組成、厚度和每個(gè)層邊界的界面特性。需要通過(guò)詳細(xì)的“自旋極化”計(jì)算確定以下材料特性：

• 磁各向異性 (K)
• 磁飽和 (Ms)
• 隧道磁阻性（TMR）

第二步是擴(kuò)展電子級(jí)、“基態(tài)、零K”材料模擬。

第三步是將 MTJ 物理維度引入到工藝開(kāi)發(fā)中。下圖說(shuō)明了磁性“耦合場(chǎng)”在制造后如何存在于錐形、非完全圓柱形 MTJ 中。

最后一步是將之前對(duì)材料、溫度相關(guān)性和 MTJ 尺寸的分析抽象為合適的“緊湊型器件模型”， MRAM陣列設(shè)計(jì)人員可以用陣列解碼的 SPICE 模型結(jié)合位單元存取晶體管、寫(xiě)入驅(qū)動(dòng)器和讀取傳感設(shè)備。

與當(dāng)前的嵌入式閃存相比，STT-MRAM 在以下幾個(gè)方面都具有優(yōu)勢(shì)：

• 耐久性（讀/寫(xiě)周期數(shù)）
• 數(shù)據(jù)保留（非易失性陣列存儲(chǔ)）
• 讀/寫(xiě)循環(huán)性能
• 成本

所有這些特性優(yōu)勢(shì)都是在嚴(yán)格的環(huán)境條件下應(yīng)用，例如-40℃~125℃——對(duì)應(yīng)于帶有eMRAM IP的工業(yè)應(yīng)用SoC。

制造方式實(shí)際上也是STT-MRAM優(yōu)于閃存的點(diǎn)。以臺(tái)積電32Mb嵌入式STT-MRAM為例，閃存需要12個(gè)或更多額外的掩模，只能在硅基板上實(shí)現(xiàn)，并且以頁(yè)面模式寫(xiě)入。由于MTJ器件能夠通過(guò)三個(gè)左右額外的掩膜嵌入芯片的線路后端（BEOL）互連層，因此STT-MRAM在后段（BEOL）金屬層中實(shí)現(xiàn)僅需要2-5個(gè)額外的掩模，并且可以以字節(jié)模式寫(xiě)入。

將STT-MRAM與最新的通用存儲(chǔ)候選進(jìn)行比較，STT-MRAM的讀寫(xiě)時(shí)間分別為2和20 ns，而相變RAM（PRAM）的讀取時(shí)間為20~50ns，寫(xiě)入的時(shí)間為30ns。此外，STT-MRAM的耐久性也是要優(yōu)于PRAM的。

當(dāng)然STT-MRAM也有自身的一些問(wèn)題。在基于STT-MRAM的許多應(yīng)用中，磁場(chǎng)干擾是一個(gè)潛在的問(wèn)題。因此 STT-MRAM 陣列的磁抗擾度 (MI) 是一個(gè)新的可靠性參數(shù)。在最近的 2021 年 VLSI 研討會(huì)上，GLOBALFOUNDRIES 的 MRAM 負(fù)責(zé)人 Vinayak Bharat Naik 解讀了采用 22FDX-SOI 工藝技術(shù)制造的 MRAM 陣列的磁抗擾度實(shí)驗(yàn)分析結(jié)果。值得注意的是，該技術(shù)還具有非常吸引人的 RF 特性。因此，可能存在帶有電感元件的片上 RF IP，即便這些電感元件會(huì)發(fā)出顯著的場(chǎng)強(qiáng)。下面看看STT-MRAM對(duì)于外部場(chǎng)強(qiáng)和片上場(chǎng)強(qiáng)的反應(yīng)。

外部場(chǎng)強(qiáng)源自 SoC 封裝之外。Vinayak 展示了應(yīng)用于 STT-MRAM 測(cè)試站點(diǎn)的實(shí)驗(yàn)設(shè)置和 MI 分析結(jié)果。下圖顯示了（ECC 校正的）存儲(chǔ)器讀寫(xiě) BER 為零，活動(dòng) MI 大于 250 Oe。

另外，Vinayak 還強(qiáng)調(diào)，MTJ 層內(nèi)磁化疇的各向異性表明外部磁場(chǎng)和 STT-MRAM 測(cè)試點(diǎn)表面之間的入射角可能會(huì)影響抗干擾性。

SoC 芯片內(nèi)的抗磁性能有兩個(gè)方面：

• 源自電感線圈的場(chǎng)，例如用于LC諧振電路，導(dǎo)致STT-MRAM錯(cuò)誤率。
• 源自MTJ陣列本身的場(chǎng)，影響LC槽功能。

Vinayak 分享了分析數(shù)據(jù)，顯示感應(yīng)線圈的磁場(chǎng)強(qiáng)度與分離距離的關(guān)系，如下所示。右上方的圖表顯示了源自嵌入式 STT-MRAM 陣列的磁場(chǎng)。在示例中，MRAM陣列場(chǎng)非常小，因此對(duì)LC諧振回路振蕩頻率的影響可以忽略不計(jì)。

嵌入式MRAM 確實(shí)引入了一個(gè)新的可靠性問(wèn)題——陣列對(duì)來(lái)自 SoC 封裝外部或芯片上電感電路的磁場(chǎng)的“抗擾度”。在制造環(huán)節(jié)，為了解決磁干擾性問(wèn)題，制造商選擇在封裝上沉積0.3mm厚的磁屏蔽層。實(shí)驗(yàn)表明在移動(dòng)設(shè)備的商用無(wú)線充電器的磁場(chǎng)強(qiáng)度為3500Oe的情況下，暴露100小時(shí)的誤碼率可以從> 1E6 ppm降低到1ppm。另外，在650 Oe的磁場(chǎng)下，在125°C下的數(shù)據(jù)保存時(shí)間超過(guò)10年。

目前MRAM軟件技術(shù)正在世界各地的實(shí)驗(yàn)室中開(kāi)發(fā)，但是隨著STT-MRAM產(chǎn)品成本的降低，無(wú)論是嵌入式產(chǎn)品還是獨(dú)立產(chǎn)品，MRAM軟件技術(shù)都可能成為MRAM取代最快的靜態(tài)隨機(jī)存取存儲(chǔ)器應(yīng)用的手段，提供更高的非易失性存儲(chǔ)器密度。

談到應(yīng)用，STT-MRAM可以在許多嵌入式應(yīng)用中替代NOR閃存和SRAM。非易失性存儲(chǔ)使用NOR閃存存儲(chǔ)代碼，并將數(shù)據(jù)傳輸?shù)絊RAM充當(dāng)緩沖區(qū)或高速緩存。例如低端手機(jī)同時(shí)使用NOR和SRAM，可以很容易地用單個(gè)STT-MRAM芯片替換它們。

同時(shí)，STT-MRAM具有重要的軍事應(yīng)用，在抗惡劣環(huán)境高性能計(jì)算機(jī)、軍用衛(wèi)星、導(dǎo)彈、火箭、航天飛行器控制和數(shù)據(jù)存儲(chǔ)系統(tǒng)中都需要具有超高密度、超大容量、超低能耗、隨機(jī)存儲(chǔ)、非易失性、結(jié)構(gòu)簡(jiǎn)單、抗輻照能力強(qiáng)等優(yōu)點(diǎn)的存儲(chǔ)器系統(tǒng)，這些特性STT-MRAM都具備。

本文由電子發(fā)燒友編輯整理自公開(kāi)資料和semiwiki技術(shù)文章，轉(zhuǎn)載請(qǐng)注明！