chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

支持jesd204b協(xié)議高速DAC芯片AD9144配置

OpenFPGA ? 來源:明德?lián)P ? 作者:明德?lián)P ? 2021-10-08 17:40 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

背景

AD9144是一款支持jesd204b協(xié)議高速DAC芯片。AD9144-FMC-EBZ是基于AD9144的評估板(Evaluation Board),它是主要由AD9144,AD9516,與PIC16F單片機組成的系統(tǒng)。工程上使用AD9144具有時鐘時序要求很高和寄存器配置復(fù)雜的難點。

配置AD9144-FMC-EBZ,有兩種途徑:

1、通過FPGA母板,經(jīng)由FMC接口,使用SPI配置寄存器

2、通過ADI提供的軟件工具,配合母板(ADS7)來配置寄存器

官方的指導(dǎo)說明鏈接:https://wiki.analog.com/resources/eval/dpg/ad9144-fmc-ebz

遇到問題:

我們在嘗試第一種方法的時候,遇到了SPI寄存器寫不進(jìn)的情況和讀寫不一致的情況。而第二種方法則需要ADS7用作母板。

調(diào)試

完成了以KC705作為母板,正確配置AD9144,并輸出62.5MHz正弦波。

整個流程需要先在KC705上運行提供的HDL工程,隨后進(jìn)入軟件工具配置流程。這里的HDL工程主要完成的是:Jesd204發(fā)送端的配置與正弦余弦信號的輸出。另外,這里的軟件工具配置流程既使用ADI官方提供的工具對AD9144和AD9516分別進(jìn)行配置。

在調(diào)試開始前,硬件鏈接如下圖所示:

1、AD9516寄存器配置獲得

AD9516的作用是對輸入時鐘分頻,為AD9144分別提供:sysref(3.91M),和refclk(125M)。

這里使用了AD9516-Evaluation-Software完成配置。軟件下載鏈接:

https://www.analog.com/en/design-center/evaluation-hardware-and-software/evaluation-boards-kits/eval-ad9516-4.html#eb-relatedsoftware

在安裝結(jié)束后,打開軟件并選擇正確的型號,這里選AD9516-1

分別按下圖所示進(jìn)行配置:輸入時鐘(來自KC705)設(shè)置為2500;分頻系數(shù)如圖設(shè)置:最后得到兩組頻率為120M和3.9063M的時鐘;點擊左下角的橙色框(RGISTER W/R)中的WRITE。

點擊“file”,點擊“Save Setup”,導(dǎo)出“stp”文件。

打開導(dǎo)出的.stp文件,如圖:這個文件記錄了寄存器地址與對應(yīng)的值,將于后續(xù)步驟導(dǎo)入。

2、AD9144&AD9516寄存器配置:

A、首先到AD公司官網(wǎng)搜索DAC Software Suite和Analysis Control Evaluation軟件,下載并安裝;

B、打開已經(jīng)安裝好的ACE軟件,界面如下圖所示。在硬件連接正確的情況下,圖中紅圈會檢測到所連接的硬件板卡,點擊圖中綠圈的LED狀按鈕,AD9144-FMC-EBZ板卡上的藍(lán)色LED燈會隨之閃爍,說明連接成功。

C、雙擊打開“AD9144-FMC-EBZ”板卡。在“initial configuration”界面中按如圖所示進(jìn)行設(shè)置,點擊“summary”并“apply”,雙擊右側(cè)紅色圖框中的AD9144芯片。

D、在打開的界面中按圖中配置設(shè)置DAC calibration,選擇“DAC3 DAC2”并點擊“calibrate”。

E、點擊上圖右下角的“Proceed to memory map”,按照項目所需配置好AD9144相關(guān)的寄存器表的值,點擊右上apply selected將對應(yīng)的寄存器值寫入AD9144芯片。

F、在電腦開始菜單》Analog Devices尋找“AD9144&AD9135&AD9136 SPI”并打開,軟件界面如圖所示:

G、在上方框中點擊“read all registers”,然后點擊“save registers to file”得到“.csv”文件,右鍵將其用記事本打開,如圖所示,找到AD9516芯片開頭的寄存器區(qū)域,將之前通過AD9516 Evaluation Software得到的stp文件中的寄存器值添加進(jìn).csv文件中并保存。

如圖所示,第一列是AD9144/AD9516的芯片,第二列是對應(yīng)芯片的寄存器地址,第三列是寄存器對應(yīng)的值,將AD9516所有寄存器的值添加進(jìn)來并保存。

H、打開“AD9144&AD9135&AD9136 SPI”軟件并選擇“restore registers from file”,將上一步中修改保存好的.csv文件導(dǎo)入。

I、將vivado中的工程bit流文件燒錄到板子上,通過ila抓取并觀察tx_sync信號,發(fā)現(xiàn)信號持續(xù)拉高,返回AD9144&AD9135&AD9136 SPI軟件read all registers,觀察如圖區(qū)域,如果圖中所示四個寄存器值都為0F,vivado tx_sync持續(xù)拉高,并且txdata有數(shù)值輸出,則說明AD9144與JESD204B同步成功,此時用示波器測量AD9144板卡輸出可觀測到波形輸出。

調(diào)試過程中遭遇問題

1.SPI配置失敗問題?

2.AXI-Lite的參數(shù)設(shè)置?

通過在Analysis Control Evaluation軟件中讀取AD9144寄存器表值,查詢0x453-0x45A寄存器值,得到關(guān)鍵參數(shù)L,SCR,F(xiàn),K,M,N,N’,S,CF,HD等的值。

通過文檔PG066 P27-P28中所示的值,計算出AXI協(xié)議所需要的每個寄存器地址的值。填入到vivado工程模塊中的AXI協(xié)議部分。

Vivado工程中的AXI協(xié)議部分:地址填入PG066 P27-P28中的寄存器地址,值填入更據(jù)關(guān)鍵參數(shù)算出來的值。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1650

    文章

    22204

    瀏覽量

    626715
  • 芯片
    +關(guān)注

    關(guān)注

    462

    文章

    53166

    瀏覽量

    453484
  • dac
    dac
    +關(guān)注

    關(guān)注

    44

    文章

    2454

    瀏覽量

    195608

原文標(biāo)題:支持jesd204b協(xié)議高速DAC芯片AD9144-FMC-EBZ配置筆記

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    LMK04828 超低噪聲JESD204B兼容時鐘抖動清除器技術(shù)手冊

    LMK0482x 系列是業(yè)界性能最高的時鐘調(diào)節(jié)器,支持 JEDEC JESD204B。 PLL2 的 14 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅(qū)動 7 個 JESD204B
    的頭像 發(fā)表于 09-15 10:10 ?491次閱讀
    LMK04828 超低噪聲<b class='flag-5'>JESD204B</b>兼容時鐘抖動清除器技術(shù)手冊

    ?LMK0482x系列超低噪聲JESD204B兼容時鐘抖動清除器技術(shù)文檔總結(jié)

    LMK0482x 系列是業(yè)界性能最高的時鐘調(diào)節(jié)器,支持 JEDEC JESD204B。 PLL2 的 14 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅(qū)動 7 個 JESD204B
    的頭像 發(fā)表于 09-15 10:03 ?430次閱讀
    ?LMK0482x系列超低噪聲<b class='flag-5'>JESD204B</b>兼容時鐘抖動清除器技術(shù)文檔總結(jié)

    ?LMK04828-EP 超低噪聲JESD204B兼容時鐘抖動清除器總結(jié)

    LMK04828-EP 器件是業(yè)界性能最高的時鐘調(diào)理器,支持 JESD204B。 PLL2的14個時鐘輸出可配置為使用器件和SYSREF時鐘驅(qū)動7個JESD204B轉(zhuǎn)換器或其他邏
    的頭像 發(fā)表于 09-12 16:13 ?574次閱讀
    ?LMK04828-EP 超低噪聲<b class='flag-5'>JESD204B</b>兼容時鐘抖動清除器總結(jié)

    JESD204B生存指南

    實用JESD204B來自全球數(shù)據(jù)轉(zhuǎn)換器市場份額領(lǐng)導(dǎo) 者的技術(shù)信息、提示和建議
    發(fā)表于 05-30 16:31 ?0次下載

    JESD204B IP核的配置與使用

    物理層的位置,一種是物理層在JESD204 IP里;另外一種是物理層在JESD204 IP外部,需要再配置JESD204 phy IP核進(jìn)行使用。
    的頭像 發(fā)表于 05-24 15:05 ?1274次閱讀
    <b class='flag-5'>JESD204B</b> IP核的<b class='flag-5'>配置</b>與使用

    一文詳解JESD204B高速接口協(xié)議

    JESD204B是邏輯器件和高速ADC/DAC通信的一個串行接口協(xié)議,在此之前,ADC/DAC與邏輯器件交互的接口大致分為如下幾種。
    的頭像 發(fā)表于 04-24 15:18 ?3447次閱讀
    一文詳解<b class='flag-5'>JESD204B</b><b class='flag-5'>高速</b>接口<b class='flag-5'>協(xié)議</b>

    LTC6953具有11個輸出并支持JESD204B/JESD204C協(xié)議的超低抖動、4.5GHz時鐘分配器技術(shù)手冊

    LTC6953 是一款高性能、超低抖動的 JESD204B/JESD204C 時鐘分配 IC。LTC6953 的 11 個輸出可配置為最多 5 個 JESD204B/
    的頭像 發(fā)表于 04-16 14:28 ?765次閱讀
    LTC6953具有11個輸出并<b class='flag-5'>支持</b><b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204</b>C<b class='flag-5'>協(xié)議</b>的超低抖動、4.5GHz時鐘分配器技術(shù)手冊

    AD9680 JESD204B接口的不穩(wěn)定會導(dǎo)致較大的電流波動,怎么解決?

    AD采集芯片為AD9680-1000,時鐘芯片為AD9528。當(dāng) AD 采樣時鐘為 500MHz 時,jesd204B (串行線速 = 5 Gbps) 穩(wěn)定。但是,當(dāng) AD 采樣時鐘為 800MHz
    發(fā)表于 04-15 06:43

    JESD204B有專用于ADC/DAC和FPGA或ASIC的接口嗎?

    請問各位大俠:JESD204B專用于ADC/DAC和FPGA或ASIC的接口嗎,該接口同Rapid/PCIe的物理層Serdes接口有何區(qū)別,謝謝!
    發(fā)表于 02-08 09:10

    JESD204B使用說明

    能力更強,布線數(shù)量更少。 本篇的內(nèi)容基于jesd204b接口的ADC和FPGA的硬件板卡,通過調(diào)用jesd204b ip核來一步步在FPGA內(nèi)部實現(xiàn)高速ADC數(shù)據(jù)采集,jesd204b
    的頭像 發(fā)表于 12-18 11:31 ?2164次閱讀
    <b class='flag-5'>JESD204B</b>使用說明

    Altera JESD204B IP核和TI DAC37J84硬件檢查報告

    電子發(fā)燒友網(wǎng)站提供《Altera JESD204B IP核和TI DAC37J84硬件檢查報告.pdf》資料免費下載
    發(fā)表于 12-10 14:53 ?0次下載
    Altera <b class='flag-5'>JESD204B</b> IP核和TI <b class='flag-5'>DAC</b>37J84硬件檢查報告

    調(diào)試ADS52J90板卡JESD204B接口遇到的問題求解

    我在調(diào)試TI ADS52J90板卡JESD204B接口遇到的問題: 1、目前在應(yīng)用手冊中能看到LVDS的詳細(xì)說明,但是缺少關(guān)于JESD204B的相關(guān)資料,能否提供相關(guān)JESD204B的相關(guān)資料
    發(fā)表于 11-28 06:13

    DAC37J82配置完成后,無論怎樣更改JESD204B TX輸出,DAC輸出的波形始終都不改變,為什么?

    配置如下所示 目前能確定LMK出來的時鐘是正確的,在JESD204B TX端能看到CGS序列,以及物理層發(fā)出來的數(shù)據(jù),但是無論怎么修改輸出的波形,在示波器上時鐘呈現(xiàn)同一種波形,不清楚是數(shù)據(jù)沒到DAC還是中間出現(xiàn)了其他的
    發(fā)表于 11-26 08:01

    使用JESD204B如何對數(shù)據(jù)進(jìn)行組幀?

    在使用JESD204B協(xié)議時,當(dāng)L=8時,如果時雙通道數(shù)據(jù),如何對數(shù)據(jù)進(jìn)行組幀?是直接使用前8通道嗎
    發(fā)表于 11-14 07:51

    如何配置LMK04828時鐘芯片生成JESD204b需要的時鐘?

    你好!在使用ADS54J42EVM的過程中,我需要采用產(chǎn)品通過JESD204b以L=4, F=4, K=16和6.25G的線速率與FPGA通信,這需要ADS54J42EVM產(chǎn)生156.25Mhz
    發(fā)表于 11-14 07:12