chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA扇出太多引起的時(shí)序問(wèn)題

FPGA設(shè)計(jì)論壇 ? 來(lái)源:CSDN博客 ? 作者:多喝hot水 ? 2021-10-25 16:30 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1.扇出太多引起的時(shí)序問(wèn)題。

信號(hào)驅(qū)動(dòng)非常大,扇出很大,需要增加驅(qū)動(dòng)能力,如果單純考慮驅(qū)動(dòng)能力可以嘗試增加buffer來(lái)解決驅(qū)動(dòng)能力,但在插入buffer的同時(shí)增加了route的延時(shí),容易出現(xiàn)時(shí)序報(bào)告評(píng)分問(wèn)題。

解決該問(wèn)題常用方法為進(jìn)行驅(qū)動(dòng)信號(hào)邏輯復(fù)制,即對(duì)扇出很大的信號(hào)產(chǎn)生邏輯進(jìn)行多次復(fù)制,生成多路同頻同相的信號(hào)去驅(qū)動(dòng)下級(jí)邏輯電路。保證了時(shí)延同時(shí)也增大了驅(qū)動(dòng)能力。但是該方法在使用過(guò)程中可以和buffer一起使用,平衡資源利用率和時(shí)延,防止資源分配不均或者時(shí)序考慮不周。

解決該問(wèn)題常用方法為進(jìn)行驅(qū)動(dòng)信號(hào)邏輯復(fù)制,即對(duì)扇出很大的信號(hào)產(chǎn)生邏輯進(jìn)行多次復(fù)制,生成多路同頻同相的信號(hào)去驅(qū)動(dòng)下級(jí)邏輯電路。保證了時(shí)延同時(shí)也增大了驅(qū)動(dòng)能力。但是該方法在使用過(guò)程中可以和buffer一起使用,平衡資源利用率和時(shí)延,防止資源分配不均或者時(shí)序考慮不周。

2.對(duì)于時(shí)鐘頻率要求較高導(dǎo)致的上升沿下降沿對(duì)不同的寄存器操作的問(wèn)題。

首先分析該問(wèn)題產(chǎn)生原因,如果上升沿下降沿都使用,就相當(dāng)于是電平觸發(fā),電平觸發(fā)比時(shí)鐘沿觸發(fā)更容易受到干擾,所以一般不同時(shí)對(duì)一個(gè)時(shí)鐘的上升沿和下降沿分別對(duì)不同的寄存器操作。

1)將時(shí)鐘通過(guò)MMC或者PLL產(chǎn)生180相移產(chǎn)生新的時(shí)鐘,新的始終的上升沿就是原時(shí)鐘的下降沿,從而實(shí)現(xiàn)都為上升沿觸發(fā)。

2)使用全局時(shí)鐘資源中的INV實(shí)現(xiàn)對(duì)原時(shí)鐘信號(hào)取反,然后新的時(shí)鐘信號(hào)的上升沿就是原時(shí)鐘的下降沿。

另外對(duì)于其他方法要思考,比如對(duì)原時(shí)鐘信號(hào)進(jìn)行倍頻實(shí)現(xiàn)上升沿下降沿均為上升沿,這個(gè)方法直接提升系統(tǒng)時(shí)鐘速率一倍,如果不是時(shí)鐘速度太高這個(gè)上升沿下降沿問(wèn)題也不會(huì)出現(xiàn)了,故,該方法暫不考慮。還有就是對(duì)于時(shí)鐘的使用一定要使用PLL或者M(jìn)MC這些專門的時(shí)鐘內(nèi)核生成。

另外對(duì)于其他方法要思考,比如對(duì)原時(shí)鐘信號(hào)進(jìn)行倍頻實(shí)現(xiàn)上升沿下降沿均為上升沿,這個(gè)方法直接提升系統(tǒng)時(shí)鐘速率一倍,如果不是時(shí)鐘速度太高這個(gè)上升沿下降沿問(wèn)題也不會(huì)出現(xiàn)了,故,該方法暫不考慮。還有就是對(duì)于時(shí)鐘的使用一定要使用PLL或者M(jìn)MC這些專門的時(shí)鐘內(nèi)核生成。

3.布局太差導(dǎo)致的布線延遲太高問(wèn)題

布線延遲太高問(wèn)題一般有兩種情況:

1)一種是布線扇出太多導(dǎo)致的問(wèn)題,另外再對(duì)扇出太多補(bǔ)充一點(diǎn),扇出太多而增加buffer提高驅(qū)動(dòng)能力,而普通I/O信號(hào)或片內(nèi)信號(hào)進(jìn)入BUFG到從BUFG輸出,有大約10ns的固定時(shí)延,但是BUFG到片內(nèi)所有單元的延時(shí)可以忽略為0ns。這個(gè)問(wèn)題在上篇中已經(jīng)給出了解決方案,也就是通過(guò)邏輯復(fù)制的方法解決。

2)就是今天要說(shuō)的問(wèn)題,就是本身各種信號(hào)扇出并不多,邏輯時(shí)間也不是很大,但是布線延遲很大,這種問(wèn)題就是布局太差的問(wèn)題。

相應(yīng)的解決方案有:通過(guò)ISE布局工具中調(diào)整布局的努力程度(effort level),特別努力程度(extra effort),MPPR選項(xiàng),實(shí)在不行的話就嘗試使用Flootplanner相對(duì)區(qū)域約束重新對(duì)設(shè)計(jì)進(jìn)行布局規(guī)劃。

4.就是出現(xiàn)邏輯級(jí)數(shù)過(guò)多情況

也就是邏輯計(jì)算時(shí)間比較大,這種情況一般不屬于時(shí)序問(wèn)題,而屬于程序編寫問(wèn)題,盡量不要嵌套IF ELSE語(yǔ)句或者CASE語(yǔ)句嵌套,能用CASE語(yǔ)句盡量不用IF ELSE語(yǔ)句,還有就是在使用IF 語(yǔ)句和CASE語(yǔ)句時(shí)注意防止產(chǎn)生不必要的鎖存器。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1650

    文章

    22217

    瀏覽量

    627790
  • 驅(qū)動(dòng)
    +關(guān)注

    關(guān)注

    12

    文章

    1925

    瀏覽量

    87962
  • 時(shí)鐘
    +關(guān)注

    關(guān)注

    11

    文章

    1947

    瀏覽量

    134183

原文標(biāo)題:FPGA時(shí)序問(wèn)題與解決方法

文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    ?CDC3RL02 低相位噪聲雙通道時(shí)鐘扇出緩沖器總結(jié)

    該CDC3RL02是一款雙通道時(shí)鐘扇出緩沖器,設(shè)計(jì)用于需要時(shí)鐘緩沖的便攜式終端設(shè)備,例如移動(dòng)電話,這些設(shè)備具有最小的附加相位噪聲和扇出功能。該器件將單個(gè)時(shí)鐘源(例如溫度補(bǔ)償晶體振蕩器 (TCXO
    的頭像 發(fā)表于 09-17 09:57 ?484次閱讀
    ?CDC3RL02 低相位噪聲雙通道時(shí)鐘<b class='flag-5'>扇出</b>緩沖器總結(jié)

    扇出信號(hào)線優(yōu)化技巧(下)

    該屬性會(huì)將每個(gè)驅(qū)動(dòng)程序的扇出限制告知工具,并通過(guò)指示布局器了解扇出限制來(lái)指引該工具對(duì)高扇出的負(fù)載進(jìn)行分配。此屬性可同時(shí)應(yīng)用于 FF 與 LUT 驅(qū)動(dòng)程序。當(dāng) MAX_FANOUT 值小于約束的信號(hào)線的實(shí)際
    的頭像 發(fā)表于 08-28 10:47 ?1303次閱讀
    高<b class='flag-5'>扇出</b>信號(hào)線優(yōu)化技巧(下)

    扇出信號(hào)線優(yōu)化技巧(上)

    扇出信號(hào)線 (HFN) 是具有大量負(fù)載的信號(hào)線。作為用戶,您可能遇到過(guò)高扇出信號(hào)線相關(guān)問(wèn)題,因?yàn)閷⑺胸?fù)載都連接到 HFN 的驅(qū)動(dòng)程序需要使用大量布線資源,并有可能導(dǎo)致布線擁塞。鑒于負(fù)載分散,導(dǎo)致進(jìn)一步增大信號(hào)線延遲,因此在高扇出
    的頭像 發(fā)表于 08-28 10:45 ?1398次閱讀
    高<b class='flag-5'>扇出</b>信號(hào)線優(yōu)化技巧(上)

    ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮的因素

    本文描述了ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮的因素,包括LVDS數(shù)據(jù)標(biāo)準(zhǔn)、LVDS接口數(shù)據(jù)時(shí)序違例解決方法以及硬件設(shè)計(jì)要點(diǎn)。
    的頭像 發(fā)表于 07-29 10:01 ?4633次閱讀
    ADC和<b class='flag-5'>FPGA</b>之間LVDS接口設(shè)計(jì)需要考慮的因素

    什么是晶圓級(jí)扇出封裝技術(shù)

    晶圓級(jí)扇出封裝(FO-WLP)通過(guò)環(huán)氧樹脂模塑料(EMC)擴(kuò)展芯片有效面積,突破了扇入型封裝的I/O密度限制,但其技術(shù)復(fù)雜度呈指數(shù)級(jí)增長(zhǎng)。
    的頭像 發(fā)表于 06-05 16:25 ?1640次閱讀
    什么是晶圓級(jí)<b class='flag-5'>扇出</b>封裝技術(shù)

    FPGA時(shí)序約束之設(shè)置時(shí)鐘組

    Vivado中時(shí)序分析工具默認(rèn)會(huì)分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序路徑,除非時(shí)序約束中設(shè)置了時(shí)鐘組或false路徑。使用set_clock_groups命令可以使時(shí)序分析工具不分析時(shí)鐘組中時(shí)
    的頭像 發(fā)表于 04-23 09:50 ?842次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>時(shí)序</b>約束之設(shè)置時(shí)鐘組

    有沒(méi)有對(duì)appsfpga_io模塊輸入端功能時(shí)序的控制的資料?

    我們的要求,只是按行輸入數(shù)據(jù),全局reset。有沒(méi)有對(duì)appsfpga_io模塊輸入端功能時(shí)序的控制的資料?
    發(fā)表于 02-27 07:02

    74AVC1T1022 1至4扇出緩沖器規(guī)格書

    電子發(fā)燒友網(wǎng)站提供《74AVC1T1022 1至4扇出緩沖器規(guī)格書.pdf》資料免費(fèi)下載
    發(fā)表于 02-18 17:48 ?0次下載
    74AVC1T1022 1至4<b class='flag-5'>扇出</b>緩沖器規(guī)格書

    74AVC1T1004 1至4扇出緩沖器規(guī)格書

    電子發(fā)燒友網(wǎng)站提供《74AVC1T1004 1至4扇出緩沖器規(guī)格書.pdf》資料免費(fèi)下載
    發(fā)表于 02-18 17:47 ?0次下載
    74AVC1T1004 1至4<b class='flag-5'>扇出</b>緩沖器規(guī)格書

    FPGA圖像處理基礎(chǔ)----實(shí)現(xiàn)緩存卷積窗口

    像素行與像素窗口 一幅圖像是由一個(gè)個(gè)像素點(diǎn)構(gòu)成的,對(duì)于一幅480*272大小的圖片來(lái)說(shuō),其寬度是480,高度是272。在使用FPGA進(jìn)行圖像處理時(shí),最關(guān)鍵的就是使用FPGA內(nèi)部的存儲(chǔ)資源對(duì)像
    的頭像 發(fā)表于 02-07 10:43 ?1282次閱讀
    <b class='flag-5'>FPGA</b>圖像處理基礎(chǔ)----實(shí)現(xiàn)緩存卷積窗口

    FPGA驅(qū)動(dòng)AD芯片之實(shí)現(xiàn)與芯片通信

    概述:?利用FPGA實(shí)現(xiàn)AD芯片的時(shí)序,進(jìn)一步實(shí)現(xiàn)與AD芯片數(shù)據(jù)的交互,主要熟悉FPGA對(duì)時(shí)序圖的實(shí)現(xiàn),掌握時(shí)序圖轉(zhuǎn)換Verilog硬件描述
    的頭像 發(fā)表于 12-17 15:27 ?1378次閱讀
    <b class='flag-5'>FPGA</b>驅(qū)動(dòng)AD芯片之實(shí)現(xiàn)與芯片通信

    華天科技硅基扇出封裝

    來(lái)源:華天科技 在半導(dǎo)體封裝領(lǐng)域, 扇出(Fan-Out)技術(shù) 正以其獨(dú)特的優(yōu)勢(shì)引領(lǐng)著新一輪的技術(shù)革新。它通過(guò)將芯片連接到更寬廣的基板上,實(shí)現(xiàn)了更高的I/O密度和更優(yōu)秀的熱性能。由于扇出型封裝不需要
    的頭像 發(fā)表于 12-06 10:00 ?1132次閱讀

    FPGA驅(qū)動(dòng)ADS7947,時(shí)序與手冊(cè)一樣,采集到的數(shù)據(jù)一直恒定不變,為什么?

    FPGA驅(qū)動(dòng)ADS7947出問(wèn)題 時(shí)序與手冊(cè)一樣 但是采集到的數(shù)據(jù)一直恒定不變 CS也有一個(gè)上拉電阻器
    發(fā)表于 11-13 06:11

    Verilog vhdl fpga

    編程語(yǔ)言,熟悉時(shí)序約束、時(shí)序分析方法; 4.熟悉FPGA開(kāi)發(fā)環(huán)境及仿真調(diào)試工具。 5.熟悉FPGA外部存儲(chǔ)控制器及數(shù)據(jù)傳輸接口,如E2PROM、FLASH、DDR等。有
    發(fā)表于 11-12 16:40

    一個(gè)FPGA布局布線的報(bào)錯(cuò)問(wèn)題

    從最初學(xué)FPGA到現(xiàn)在,遇到過(guò)太多bug,但都沒(méi)有寫過(guò)博客記錄,因?yàn)槎鄶?shù)問(wèn)題都比較簡(jiǎn)單且網(wǎng)上有比較好的答案。
    的頭像 發(fā)表于 10-24 14:05 ?1529次閱讀
    一個(gè)<b class='flag-5'>FPGA</b>布局布線的報(bào)錯(cuò)問(wèn)題