chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

eFPGA異軍突起,IP模式才是未來?

? 來源:電子發(fā)燒友網(wǎng) ? 作者:周凱揚 ? 2021-11-16 10:03 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在硬件加速器應(yīng)用中,FPGA常被視為最優(yōu)解,提供極致加速性能的同時,還具備重新編程的能力。盡管其靈活性成了FPGA的一大特色,但大批量生產(chǎn)FPGA的價格可不低。此外,F(xiàn)PGA作為傳統(tǒng)的處理器加速方案,工程師必須要解決空間、I/O延遲和帶寬之類的問題。

而近些年來,eFPGA(嵌入式FPGA)的概念正在不斷興起。與將芯片與必要的I/O和電源管理電路封裝在一起的FPGA不同,eFPGA推行的是賣IP模式。任何廠商都可以將這些eFPGA IP放入自己的定制IC產(chǎn)品內(nèi),無論是ASIC、SoC還是SiP。也正因為eFPGA的種種優(yōu)勢,國外不少廠商都想借eFPGA率先搶占市場。

FlexLogic

FlexLogic作為最早入局eFPGA的企業(yè)之一,已經(jīng)投入了7年的研發(fā),且eFPGA在2020年正式開始盈利,并與Dialog、大唐電信和波音等企業(yè)達(dá)成了合作。FlexLogic的EFLX eFPGA IP基本已經(jīng)覆蓋了主流的成熟工藝,比如Sandia美國國家實驗室的180nm、格芯的12nm以及臺積電的40nm、28/22nm、16/12nm,已完成了十?dāng)?shù)種芯片的流片。不僅如此,F(xiàn)lexLogic宣稱格芯的22FDX和臺積電的7/6nm也已經(jīng)在設(shè)計階段,下一步就是進(jìn)軍5nm。

EFLX eFPGA工藝節(jié)點 / FlexLogic

在FlexLogic看來,傳統(tǒng)獨立FPGA芯片+SoC的方案所需的功率太大,且多數(shù)需要高速SERDES或PCIe與其他芯片進(jìn)行I/O互聯(lián)。這種方案不僅功率過大,也因為SERDES/PHYS的存在帶來了一定的面積成本,而eFPGA卻可以做到低功耗、低成本和小面積,并將100K LUT塞入復(fù)雜的SoC設(shè)計中。而且在繼承了FPGA可編程的特性后,即便是已經(jīng)安裝完成的產(chǎn)品,EFLX核心也可以用來升級I/O協(xié)議、改變加密算法等等。

InferX X1 / FlexLogic
eFPGA在重構(gòu)時間上同樣具備優(yōu)勢,因而在復(fù)雜的神經(jīng)網(wǎng)絡(luò)模型中更為適用。比如FlexLogic的AI推理芯片,InferX X1,在測試中,神經(jīng)網(wǎng)絡(luò)模型層級的動態(tài)重構(gòu)只需6微秒。這使得InferX X1在具備ASIC性能的同時,也能對新的模型做出動態(tài)化處理,非常適合作為主處理器的加速器或協(xié)處理器,用于要求低功耗高性能的邊緣AI市場。

這樣的動態(tài)重構(gòu)也為eFPGA帶來了更多的應(yīng)用方向,比如自動駕駛中的傳感器融合方案,針對激光雷達(dá)、毫米波雷達(dá)和視覺等不同傳感器數(shù)據(jù)進(jìn)行處理。還有不同的PWM頻率要求的多電機(jī)方案,在其中提供電機(jī)控制器支持。亦或是需要多不同指令集架構(gòu)的CPU進(jìn)行動態(tài)切換,比如ARM、RISC-V和ARC等。

Achronix

同樣踏足eFPGA市場的還有美國公司Achronix。Achronix的Speedcore可以做到750MHz的峰值頻率,且已經(jīng)支持了臺積電16nm、12nm和7nm三個成熟制程節(jié)點,也可以移植到其他節(jié)點上。

Speedcore/ Achronix

Achronix非??春胑FPGA在汽車市場的機(jī)遇,尤其是當(dāng)下汽車開發(fā)周期縮短,又要支持10年以上的生命周期。我們以特斯拉這種開始走自研ASIC方向的廠商為例,與其他現(xiàn)成組件相比,雖然需要投入一定的開發(fā)成本,但ASIC提供的整體成本和性能都是最優(yōu)的。與此同時,選擇ASIC路線也帶來了一定的風(fēng)險。

首先,ASIC方案必須要對自己的方案有著清楚的認(rèn)知。特斯拉的FSD ASIC開發(fā)歷時近三年,如果這之后攝像頭ISP需要更新,GPU需要支持浮點而不是FP32,都需要對ASIC架構(gòu)的大改,很可能會進(jìn)一步延長后續(xù)車型的生產(chǎn),這也是為何少有汽車廠商選擇該技術(shù)路線的原因。而將eFPGA IP集成在ASIC中,就為這些廠商提供了FPGA的嵌入式硬件編程能力,又不會像獨立FPGA那樣加大成本和功率。

小結(jié)

eFPGA還有不少優(yōu)勢,比如在加密和保護(hù)上,不僅可以支持各種加密算法,也可以保護(hù)IP資產(chǎn)被逆向工程。雖然幾年前剛面世之際,eFPGA還是一個不成熟的技術(shù),并沒有在芯片設(shè)計領(lǐng)域產(chǎn)生多大的吸引力。隨著幾年的發(fā)展下來,經(jīng)過晶圓廠的生產(chǎn)認(rèn)證,設(shè)計流程和軟件的完善,加上AI和自動駕駛的興起,eFPGA已經(jīng)成了一個可行的方案。但在ARM的IP廠商的前人經(jīng)驗下,eFPGA能否真正崛起,還需要等待更多的市場驗證。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • efpga
    +關(guān)注

    關(guān)注

    1

    文章

    34

    瀏覽量

    16013
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    智多晶EDA工具HqFpga軟件的主要重大進(jìn)展

    智多晶EDA工具HqFpga(簡稱HQ),是自主研發(fā)的一款系統(tǒng)級的設(shè)計套件,集成了Hqui主界面、工程界面、以及內(nèi)嵌的HqInsight調(diào)試工具、IP Creator IP生成工具、布局圖、熱力
    的頭像 發(fā)表于 11-08 10:15 ?2643次閱讀
    智多晶EDA工具Hq<b class='flag-5'>Fpga</b>軟件的主要重大進(jìn)展

    蜂鳥E203移植到FPGA開發(fā)板前的IP核例化工作

    和3.2768KHz低頻時鐘,在FPGA板上只有外部晶振提供時鐘,因此需要例化clocking wizard IP核提供時鐘,并且例化reset IP。 點擊IP Catalog,搜索
    發(fā)表于 10-27 07:35

    FPGA利用DMA IP核實現(xiàn)ADC數(shù)據(jù)采集

    本文介紹如何利用FPGA和DMA技術(shù)處理來自AD9280和AD9708 ADC的數(shù)據(jù)。首先,探討了這兩種ADC的特點及其與FPGA的接口兼容性。接著,詳細(xì)說明了使用Xilinx VIVADO環(huán)境下
    的頭像 發(fā)表于 07-29 14:12 ?4652次閱讀

    AMD FPGA異步模式與同步模式的對比

    本文講述了AMD UltraScale /UltraScale+ FPGA 原生模式下,異步模式與同步模式的對比及其對時鐘設(shè)置的影響。
    的頭像 發(fā)表于 07-07 13:47 ?1435次閱讀

    Altera FPGA 的PIO IP當(dāng)中bidir和inout選項的區(qū)別

    ? PIO IPFPGA 設(shè)計中比較簡單常用的IP, 當(dāng)設(shè)置PIO IP的Direction的時候,可以看到有如下4個選項: Input代表這組IO是輸入引腳,Output代表這組I
    的頭像 發(fā)表于 07-07 11:55 ?2154次閱讀
    Altera <b class='flag-5'>FPGA</b> 的PIO <b class='flag-5'>IP</b>當(dāng)中bidir和inout選項的區(qū)別

    實現(xiàn)無縫連接:EtherNet/IP轉(zhuǎn)CANopen網(wǎng)關(guān)助力汽車制造智能化未來

    實現(xiàn)無縫連接:EtherNet/IP轉(zhuǎn)CANopen網(wǎng)關(guān)助力汽車制造智能化未來
    的頭像 發(fā)表于 06-13 17:03 ?459次閱讀
    實現(xiàn)無縫連接:EtherNet/<b class='flag-5'>IP</b>轉(zhuǎn)CANopen網(wǎng)關(guān)助力汽車制造智能化<b class='flag-5'>未來</b>

    FPGA調(diào)試方式之VIO/ILA的使用

    在Vivado中,VIO(Virtual Input/Output)是一種用于調(diào)試和測試FPGA設(shè)計的IP核,它允許設(shè)計者通過JTAG接口實時讀取和寫入FPGA內(nèi)部的寄存器,從而檢查設(shè)計的運行狀態(tài)并修改其行為。VIO
    的頭像 發(fā)表于 06-09 09:32 ?3124次閱讀
    <b class='flag-5'>FPGA</b>調(diào)試方式之VIO/ILA的使用

    英偉達(dá)開放NVLink,華為異軍突起,AI集群通信技術(shù)為什么這么火?

    行業(yè)芯事行業(yè)資訊
    腦極體
    發(fā)布于 :2025年05月30日 20:51:24

    從清華大學(xué)到鎵未來科技,張大江先生在半導(dǎo)體功率器件十八年的堅守!

    從清華大學(xué)到鎵未來科技,張大江先生在半導(dǎo)體功率器件十八年的堅守!近年來,珠海市鎵未來科技有限公司(以下簡稱“鎵未來”)在第三代半導(dǎo)體行業(yè)異軍突起,憑借領(lǐng)先的氮化鎵(GaN)技術(shù)儲備和不
    發(fā)表于 05-19 10:16

    Xilinx Shift RAM IP概述和主要功能

    Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個 LogiCORE IP 核,用于在 FPGA 中實現(xiàn)高效的移位寄存器(Shift Register)。該 IP
    的頭像 發(fā)表于 05-14 09:36 ?840次閱讀

    基于瑞蘇盈科FPGA解決方案,開啟中微子事件探測新篇章!

    特殊性質(zhì),對中微子事件的探測成為了極具挑戰(zhàn)性的任務(wù)。近年來,基于FPGA的解決方案和先進(jìn)的傳感器數(shù)據(jù)處理技術(shù)異軍突起,為中微子事件探測開辟了新的路徑,實現(xiàn)了高效、實時
    的頭像 發(fā)表于 04-18 09:51 ?709次閱讀
    基于瑞蘇盈科<b class='flag-5'>FPGA</b>解決方案,開啟中微子事件探測新篇章!

    FPGA+AI王炸組合如何重塑未來世界:看看DeepSeek東方神秘力量如何預(yù)測......

    正以550萬美元的"拼多多模式",沖擊萬億級市場格局。 在AI時代,FPGA與AI的結(jié)合正在重塑未來的芯片生態(tài),主要體現(xiàn)在以下幾個方面: 1.技術(shù)融合與創(chuàng)新
    發(fā)表于 03-03 11:21

    使用IP核和開源庫減少FPGA設(shè)計周期

    /prologue-the-2022-wilson-research-group-functional-verification-study/),70% 的 FPGA 項目落后于計劃,12% 的項目落后計劃 50% 以上。 為此,很多FPGA廠商都在自己EDA工具里嵌入
    的頭像 發(fā)表于 01-15 10:47 ?1155次閱讀
    使用<b class='flag-5'>IP</b>核和開源庫減少<b class='flag-5'>FPGA</b>設(shè)計周期

    云計算環(huán)境下的IP地址分配方式

    提供商為用戶提供的各種云資源分配網(wǎng)絡(luò)標(biāo)識符,以實現(xiàn)云資源之間以及云資源與外部網(wǎng)絡(luò)的通信。云計算通常包括基礎(chǔ)設(shè)施即服務(wù)、平臺即服務(wù)和軟件即服務(wù)等多種服務(wù)模式,不同模式IP地址分配方式也有所不同。 IaaS
    的頭像 發(fā)表于 12-19 14:02 ?848次閱讀

    IP Your Way——您提供規(guī)格,然后SmartDV為您生成定制IP

    快速、可靠且高性價比的定制IP模式提升芯片設(shè)計公司競爭力
    的頭像 發(fā)表于 12-17 17:27 ?728次閱讀