chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

鎖相環(huán)(PLL)的工作原理及應用

電源研發(fā)精英圈 ? 來源:電源研發(fā)精英圈 ? 作者:電源研發(fā)精英圈 ? 2022-03-29 09:54 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

鎖相環(huán)(PLL)電路存在于各種高頻應用中,從簡單的時鐘凈化電路到用于高性能無線電通信鏈路的本振(LO),以及矢量網(wǎng)絡(luò)分析儀(VNA)中的超快開關(guān)頻率合成器。

鎖相環(huán)是一種反饋系統(tǒng),其中電壓控制振蕩器和相位比較器 相互連接,使得振蕩器頻率(相位)可以準確跟蹤施加的頻率 或相位調(diào)制信號的頻率。鎖相環(huán)可用來從固定的低頻信號生 成穩(wěn)定的輸出頻率信號。首批鎖相環(huán)由法國工程師de Bellescize 在20世紀30年代初實現(xiàn)。然而,直到20世紀60年代中期,集 成式PLL成為一種成本相對較低的元件之后,鎖相環(huán)才得到 市場的廣泛認可。

01鎖相環(huán)的基本組成

許多電子設(shè)備要正常工作,通常需要外部的輸入信號與內(nèi)部的振蕩信號同步,利用鎖相環(huán)路就可以實現(xiàn)這個目的。

鎖相環(huán)路是一種反饋控制電路,簡稱鎖相環(huán)(PLL,Phase-Locked Loop)。鎖相環(huán)的特點是:利用外部輸入的參考信號控制環(huán)路內(nèi)部振蕩信號的頻率和相位。

因鎖相環(huán)可以實現(xiàn)輸出信號頻率對輸入信號頻率的自動跟蹤,所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過程中,當輸出信號的頻率與輸入信號的頻率相等時,輸出電壓與輸入電壓保持固定的相位差值,即輸出電壓與輸入電壓的相位被鎖住,這就是鎖相環(huán)名稱的由來。

鎖相環(huán)通常由鑒相器(PD,Phase Detector)、環(huán)路濾波器(LF,Loop Filter)和壓控振蕩器(VCO,Voltage Controlled Oscillator)三部分組成,鎖相環(huán)組成的原理框圖如圖8-4-1所示。

880552b4-add9-11ec-aa7f-dac502259ad0.jpg

鎖相環(huán)中的鑒相器又稱為相位比較器,它的作用是檢測輸入信號和輸出信號的相位差,并將檢測出的相位差信號轉(zhuǎn)換成uD(t)電壓信號輸出,該信號經(jīng)低通濾波器濾波后形成壓控振蕩器的控制電壓uC(t),對振蕩器輸出信號的頻率實施控制。

02鎖相環(huán)的工作原理

88193d1a-add9-11ec-aa7f-dac502259ad0.jpg

鎖相環(huán)中的鑒相器通常由模擬乘法器組成,利用模擬乘法器組成的鑒相器電路如圖8-4-2所示。

鑒相器的工作原理是:設(shè)外界輸入的信號電壓和壓控振蕩器輸出的信號電壓分別為:

88298b02-add9-11ec-aa7f-dac502259ad0.jpg (8-4-1)

8837cffa-add9-11ec-aa7f-dac502259ad0.jpg (8-4-2)

式中的ω0為壓控振蕩器在輸入控制電壓為零或為直流電壓時的振蕩角頻率,稱為電路的固有振蕩角頻率。則模擬乘法器的輸出電壓uD為:

884927aa-add9-11ec-aa7f-dac502259ad0.jpg

8859b3ae-add9-11ec-aa7f-dac502259ad0.jpg

用低通濾波器LF將上式中的和頻分量濾掉,剩下的差頻分量作為壓控振蕩器的輸入控制電壓uC(t)。即uC(t)為:

886d6dea-add9-11ec-aa7f-dac502259ad0.jpg(8-4-3)

式中的ωi為輸入信號的瞬時振蕩角頻率,θi(t)和θo(t)分別為輸入信號和輸出信號的瞬時相位,根據(jù)相量的關(guān)系可得瞬時頻率和瞬時相位的關(guān)系為:

887fbbda-add9-11ec-aa7f-dac502259ad0.jpg

888fbf44-add9-11ec-aa7f-dac502259ad0.jpg(8-4-4)

則,瞬時相位差θd為

889faecc-add9-11ec-aa7f-dac502259ad0.jpg (8-4-5)

對兩邊求微分,可得頻差的關(guān)系式為

88b4ecce-add9-11ec-aa7f-dac502259ad0.jpg (8-4-6)

上式等于零,說明鎖相環(huán)進入相位鎖定的狀態(tài),此時輸出和輸入信號的頻率和相位保持恒定不變的狀態(tài),uc(t)為恒定值。當上式不等于零時,說明鎖相環(huán)的相位還未鎖定,輸入信號和輸出信號的頻率不等,uc(t)隨時間而變。

因壓控振蕩器的壓控特性如圖8-4-3所示,該特性說明壓控振蕩器的振蕩頻率ωu以ω0為中心,隨輸入信號電壓uc(t)的變化而變化。該特性的表達式為

88c3b222-add9-11ec-aa7f-dac502259ad0.jpg (8-4-6)

88d01c74-add9-11ec-aa7f-dac502259ad0.jpg

上式說明當uc(t)隨時間而變時,壓控振蕩器的振蕩頻率ωu也隨時間而變,鎖相環(huán)進入“頻率牽引”,自動跟蹤捕捉輸入信號的頻率,使鎖相環(huán)進入鎖定的狀態(tài),并保持ω0=ωi的狀態(tài)不變。

03鎖相環(huán)的應用

[1] 鎖相環(huán)在調(diào)制和解調(diào)中的應用

(1)調(diào)制和解調(diào)的概念

為了實現(xiàn)信息的遠距離傳輸,在發(fā)信端通常采用調(diào)制的方法對信號進行調(diào)制,收信端接收到信號后必須進行解調(diào)才能恢復原信號。

所謂的調(diào)制就是用攜帶信息的輸入信號ui來控制載波信號uc的參數(shù),使載波信號的某一個參數(shù)隨輸入信號的變化而變化。載波信號的參數(shù)有幅度、頻率和位相,所以,調(diào)制有調(diào)幅(AM)、調(diào)頻(FM)和調(diào)相(PM)三種。

調(diào)幅波的特點是頻率與載波信號的頻率相等,幅度隨輸入信號幅度的變化而變化;調(diào)頻波的特點是幅度與載波信號的幅度相等,頻率隨輸入信號幅度的變化而變化;調(diào)相波的特點是幅度與載波信號的幅度相等,相位隨輸入信號幅度的變化而變化。調(diào)幅波和調(diào)頻波的示意圖如圖8-4-4所示。

88df1aee-add9-11ec-aa7f-dac502259ad0.png

上圖的(a)是輸入信號,又稱為調(diào)制信號;圖(b)是載波信號,圖(c)是調(diào)幅波和調(diào)頻波信號。

解調(diào)是調(diào)制的逆過程,它可將調(diào)制波uo還原成原信號ui。

[2] 鎖相環(huán)在調(diào)頻和解調(diào)電路中的應用

調(diào)頻波的特點是頻率隨調(diào)制信號幅度的變化而變化。由8-4-6式可知,壓控振蕩器的振蕩頻率取決于輸入電壓的幅度。當載波信號的頻率與鎖相環(huán)的固有振蕩頻率ω0相等時,壓控振蕩器輸出信號的頻率將保持ω0不變。若壓控振蕩器的輸入信號除了有鎖相環(huán)低通濾波器輸出的信號uc外,還有調(diào)制信號ui,則壓控振蕩器輸出信號的頻率就是以ω0為中心,隨調(diào)制信號幅度的變化而變化的調(diào)頻波信號。由此可得調(diào)頻電路可利用鎖相環(huán)來組成,由鎖相環(huán)組成的調(diào)頻電路組成框圖如圖8-4-5所示。

根據(jù)鎖相環(huán)的工作原理和調(diào)頻波的特點可得解調(diào)電路組成框圖如圖8-4-6所示。

88f2ea9c-add9-11ec-aa7f-dac502259ad0.jpg

89049030-add9-11ec-aa7f-dac502259ad0.jpg

若輸入FM信號時,讓環(huán)路通帶足夠?qū)?,使信號調(diào)制頻譜落在帶寬之內(nèi),這時壓控振蕩器的頻率跟蹤輸入調(diào)制的變化,如圖6.1所示。對于鎖相環(huán)的詳細分析可參閱有關(guān)鎖相技術(shù)的書籍。在此僅說明鎖相環(huán)鑒頻原理??梢院唵蔚卣J為壓控振蕩器頻率與輸入信號頻率之間的跟蹤誤差可以忽略。因此任何瞬時,壓控振蕩器的頻率ωv(t)與FM波的瞬時頻率ωFM(t)相等。

891467bc-add9-11ec-aa7f-dac502259ad0.png

[3] 鎖相環(huán)在頻率合成電路中的應用

在現(xiàn)代電子技術(shù)中,為了得到高精度的振蕩頻率,通常采用石英晶體振蕩器。但石英晶體振蕩器的頻率不容易改變,利用鎖相環(huán)、倍頻、分頻等頻率合成技術(shù),可以獲得多頻率、高穩(wěn)定的振蕩信號輸出。

輸出信號頻率比晶振信號頻率大的稱為鎖相倍頻器電路;輸出信號頻率比晶振信號頻率小的稱為鎖相分頻器電路。鎖相倍頻和鎖相分頻電路的組成框圖如圖8-4-7所示。

8927df18-add9-11ec-aa7f-dac502259ad0.png

圖中的N大于1時,為分頻電路;N小于1時,為倍頻電路。

審核編輯 :李倩


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 鎖相環(huán)
    +關(guān)注

    關(guān)注

    36

    文章

    633

    瀏覽量

    90793
  • 控制電路
    +關(guān)注

    關(guān)注

    83

    文章

    1748

    瀏覽量

    138188

原文標題:一文弄懂鎖相環(huán)(PLL)的工作原理及應用

文章出處:【微信號:dianyuankaifa,微信公眾號:電源研發(fā)精英圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    ?CDCVF2510 3.3V鎖相環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)

    該CDCVF2510是一款高性能、低偏斜、低抖動、鎖相環(huán)PLL) 時鐘驅(qū)動器。它使用鎖相環(huán)PLL) 將反饋 (FBOUT) 輸出與時鐘 (CLK) 輸入信號在頻率和相位上精確對
    的頭像 發(fā)表于 10-08 10:00 ?561次閱讀
    ?CDCVF2510 3.3V<b class='flag-5'>鎖相環(huán)</b>時鐘驅(qū)動器技術(shù)文檔總結(jié)

    ?CDC2536 鎖相環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)?

    CDC2536是一款高性能、低偏斜、低抖動的時鐘驅(qū)動器。它使用鎖相環(huán)PLL) 將時鐘輸出信號在頻率和相位上精確對齊到時鐘輸入 (CLKIN) 信號。它專門設(shè)計用于同步 DRAM 和流行的微處理器
    的頭像 發(fā)表于 09-24 14:10 ?535次閱讀
    ?CDC2536 <b class='flag-5'>鎖相環(huán)</b>時鐘驅(qū)動器技術(shù)文檔總結(jié)?

    ?CDCVF2509 3.3V鎖相環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)

    該CDCVF2509是一款高性能、低偏斜、低抖動、鎖相環(huán)PLL) 時鐘驅(qū)動器。該器件使用 PLL 將反饋 (FBOUT) 輸出與時鐘 (CLK) 輸入信號在頻率和相位上精確對齊。該器件專為與同步
    的頭像 發(fā)表于 09-22 16:22 ?665次閱讀
    ?CDCVF2509 3.3V<b class='flag-5'>鎖相環(huán)</b>時鐘驅(qū)動器技術(shù)文檔總結(jié)

    ?CDCVF25081 3.3-V 鎖相環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)

    CDCVF25081是一款高性能、低偏斜、低抖動、鎖相環(huán)時鐘驅(qū)動器。它使用 PLL 將輸出時鐘在頻率和相位上精確對齊輸入時鐘信號。輸出分為 2 個組,總共 8 個緩沖 CLKIN 輸出。當不存在 CLKIN 信號時,該器件會自動將輸出置于低電平狀態(tài)(掉電模式)。
    的頭像 發(fā)表于 09-22 15:39 ?596次閱讀
    ?CDCVF25081 3.3-V <b class='flag-5'>鎖相環(huán)</b>時鐘驅(qū)動器技術(shù)文檔總結(jié)

    ?CDCVF2510A 3.3V鎖相環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)

    該CDCVF2510A是一款高性能、低偏斜、低抖動、鎖相環(huán)PLL) 時鐘驅(qū)動器。該CDCVF2510A使用鎖相環(huán)PLL) 將反饋 (FBOUT) 輸出在頻率和相位上精確對齊到時
    的頭像 發(fā)表于 09-22 09:21 ?285次閱讀
    ?CDCVF2510A 3.3V<b class='flag-5'>鎖相環(huán)</b>時鐘驅(qū)動器技術(shù)文檔總結(jié)

    ?TLC2932A 高性能鎖相環(huán)芯片技術(shù)文檔摘要

    該TLC2932A專為鎖相環(huán)PLL)系統(tǒng)而設(shè)計,由壓控振蕩器(VCO)和邊沿觸發(fā)型相位頻率檢測器(PFD)組成。VCO的振蕩頻率范圍由外部偏置電阻(R ~偏見~ ).VCO在輸出級有一個1/2
    的頭像 發(fā)表于 09-19 15:09 ?603次閱讀
    ?TLC2932A 高性能<b class='flag-5'>鎖相環(huán)</b>芯片技術(shù)文檔摘要

    ?TLC2933A 高性能鎖相環(huán) (PLL) 芯片技術(shù)文檔摘要

    該TLC2933A專為鎖相環(huán)PLL)系統(tǒng)設(shè)計,由壓控振蕩器(VCO)和邊沿觸發(fā)型相位頻率檢測器(PFD)組成。VCO的振蕩頻率范圍由外部偏置電阻(R ~偏見~ ).VCO在輸出級有一個1/2分頻器
    的頭像 發(fā)表于 09-19 14:50 ?637次閱讀
    ?TLC2933A 高性能<b class='flag-5'>鎖相環(huán)</b> (<b class='flag-5'>PLL</b>) 芯片技術(shù)文檔摘要

    【RK3568+PG2L50H開發(fā)板實驗例程】FPGA部分 | Pango 的時鐘資源——鎖相環(huán)

    : Window11 PDS2022.2-SP6.4 芯片型號: PG2L50H-484 2.實驗原理 2.1. PLL 介紹 鎖相環(huán)作為一種反饋控制電路,其特點是利用外部輸入的參考信號來控制環(huán)路內(nèi)部
    發(fā)表于 07-10 10:28

    高壓放大器在鎖相環(huán)穩(wěn)定重復頻率研究中的應用

    實驗名稱: 鎖相環(huán)穩(wěn)定重復頻率的系統(tǒng)分析 實驗內(nèi)容: 針對重復頻率的漂移,引入兩套鎖相環(huán)系統(tǒng)反饋控制兩個激光器的重復頻率,將其鎖定在同一個穩(wěn)定的時鐘源上。本章主要闡述了經(jīng)典鎖相環(huán)的原理,穩(wěn)定重復
    的頭像 發(fā)表于 06-06 18:36 ?492次閱讀
    高壓放大器在<b class='flag-5'>鎖相環(huán)</b>穩(wěn)定重復頻率研究中的應用

    Analog Devices Inc. ADF4382x小數(shù)N分頻鎖相環(huán) (PLL)數(shù)據(jù)手冊

    Analog Devices ADF4382x小數(shù)N分頻鎖相環(huán) (PLL) 是一款高性能、超低抖動、小數(shù)N分頻鎖相環(huán) (PLL)。它集成了壓控振蕩器 (VCO),是5G或數(shù)據(jù)轉(zhuǎn)換器時鐘
    的頭像 發(fā)表于 06-04 11:15 ?750次閱讀
    Analog Devices Inc. ADF4382x小數(shù)N分頻<b class='flag-5'>鎖相環(huán)</b> (<b class='flag-5'>PLL</b>)數(shù)據(jù)手冊

    鎖相環(huán)(PLL)電路設(shè)計與應用(全9章)

    內(nèi)容介紹本文檔主要介紹鎖相環(huán)(PLL)電路的設(shè)計與應用,內(nèi)容包括PLL工作原理與電路構(gòu)成、PLL電路的傳輸特性、
    發(fā)表于 04-18 15:34

    鎖相環(huán)是什么意思

    鎖相環(huán)(Phase-Locked Loop,簡稱PLL)是一種廣泛應用于電子系統(tǒng)中的反饋控制系統(tǒng),主要用于頻率合成和相位同步。本文將從鎖相環(huán)工作原理、基本組成、應用案例以及設(shè)計考慮等
    的頭像 發(fā)表于 02-03 17:48 ?2112次閱讀

    AN-1420:利用數(shù)字鎖相環(huán)(DPLL)實現(xiàn)相位增建和無中斷切換

    電子發(fā)燒友網(wǎng)站提供《AN-1420:利用數(shù)字鎖相環(huán)(DPLL)實現(xiàn)相位增建和無中斷切換.pdf》資料免費下載
    發(fā)表于 01-13 14:07 ?0次下載
    AN-1420:利用數(shù)字<b class='flag-5'>鎖相環(huán)</b>(DPLL)實現(xiàn)相位增建和無中斷切換

    可編程晶振的鎖相環(huán)原理

    鎖相環(huán)(Phase-LockedLoop,PLL)是一個能夠比較輸出與輸)入相位差的反饋系統(tǒng),利用外部輸入的參考信號控制環(huán)路內(nèi)部振蕩信號的頻率和相位,使振蕩信號同步至參考信號。而鎖相環(huán)
    的頭像 發(fā)表于 01-08 17:39 ?964次閱讀
    可編程晶振的<b class='flag-5'>鎖相環(huán)</b>原理

    基于鎖相環(huán)法的載波提取方案

    電子發(fā)燒友網(wǎng)站提供《基于鎖相環(huán)法的載波提取方案.pdf》資料免費下載
    發(fā)表于 01-07 14:41 ?2次下載