chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

信號完整性常用公式解析

GReq_mcu168 ? 來源:信號完整性學習之路 ? 作者:信號完整性學習之 ? 2022-05-13 14:26 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

信號完整性的方向,很多時候會應用各種公式估算風險,分類別進行整理,算是拋磚引玉。

本文思維導圖如下:

b932482c-d284-11ec-bce3-dac502259ad0.png

01

阻抗部分

RLC 串聯電路模型的阻抗為:

b96f030c-d284-11ec-bce3-dac502259ad0.png

由阻抗公式,想到的是理想電容器&電感器的公式:

b98658fe-d284-11ec-bce3-dac502259ad0.png

由阻抗公式, 可以推出RLC 電路阻抗最低的頻率稱為自諧振頻率(SRF):

b9a16dec-d284-11ec-bce3-dac502259ad0.png

其實這里面還有個并聯諧振(反諧振)的概念,這里不做展開。

傳輸線的零階模型狀態(tài)下:

b9c8f3a8-d284-11ec-bce3-dac502259ad0.png

b9ef3770-d284-11ec-bce3-dac502259ad0.png

ba29d65a-d284-11ec-bce3-dac502259ad0.png

在這個阻抗計算公式里,單位長度電容取值為3.3 pF/in(后面會估算出3.5 pF/in),介電常數為4,計算出傳輸線的瞬時阻抗:

ba3f1d80-d284-11ec-bce3-dac502259ad0.png

均勻傳輸線情況下,特性阻抗和瞬時阻抗相同。

這也是從側面驗證50Ω阻抗,當然傳輸線默認值選擇50Ω還有損耗最優(yōu)值等其他原因。

實際工作中,50歐姆的這個公式應用的比較少,可以了解下IPC推薦的近似公式。這個公式可以看出阻抗和哪些因素有關。

微帶線,IPC 推薦的通用近似公式為:

ba62208c-d284-11ec-bce3-dac502259ad0.png

帶狀線,推薦的通用近似公式為:

ba79ad10-d284-11ec-bce3-dac502259ad0.png

02

電容部分

在實際PCB版圖設計中,電源平面和地平面一般是相鄰的,以此估算出兩個平面之間每平方英寸面積的電容:

ba96146e-d284-11ec-bce3-dac502259ad0.png

以此公式推算,電源與地平面之間的電介質厚度為10mil的話,平面之間的電容大約為100 pF/in^2。

球面電容,連接器多個引腳之間的電容可以用下列公式估算:

bab0b990-d284-11ec-bce3-dac502259ad0.png

關于單位長度電容,這里分微帶線和帶狀線情況:

微帶線的單位長度電容近似為:

bad97e02-d284-11ec-bce3-dac502259ad0.png

帶狀線的單位長度電容近似為:

bb3d4842-d284-11ec-bce3-dac502259ad0.png

經驗值:FR4板上50?傳輸線的單位長度電容約為3.5pF/in。

講到單位長度電容,想到單端傳輸線的特性阻抗和時延由下式給出:

bb9e28c4-d284-11ec-bce3-dac502259ad0.png

時域&頻域電容電感公式:

bbd06e56-d284-11ec-bce3-dac502259ad0.png

電容器是否有電流通過,取決于兩端電壓的改變。

電感器兩端的電壓與流經電流的變化快慢有關。

注意時域與頻域公式的區(qū)別。

過孔寄生電容的近似公式:

bbf805e2-d284-11ec-bce3-dac502259ad0.png

過孔或信號線回路電感近似公式:

bc207450-d284-11ec-bce3-dac502259ad0.png

過孔除了寄生電容和電感的影響,還要考慮殘樁。有個比較嚴格的公式可以參考300/BR(BR代表的是比特率,這個需要注意)。

03

損耗部分

一般版圖設計,高速差分線一般會布局于內層,帶狀線引起的單位衰減估算公式&介質引起的單位長度衰減的估算公式:

bc3c8ea6-d284-11ec-bce3-dac502259ad0.png

以上衰減的估算公式要和產品要求的損耗標準相區(qū)別:

bc68a860-d284-11ec-bce3-dac502259ad0.png

高頻情況下,導體損耗占得比重較小,插入損耗可以用來評估和度量鏈路情況:

bc95c96c-d284-11ec-bce3-dac502259ad0.png

04

集膚深度

集膚深度公式:

bcb53a0e-d284-11ec-bce3-dac502259ad0.png

銅的電導率為5.6 x 10^7 S/m,相對磁導率為1,集膚深度為:

bccf31ac-d284-11ec-bce3-dac502259ad0.png

05

反射部分

反射系數:

bcec433c-d284-11ec-bce3-dac502259ad0.png

入射系數:

bd184072-d284-11ec-bce3-dac502259ad0.png

06

信號速度部分

信號的傳播速度公式:

bd3d52f4-d284-11ec-bce3-dac502259ad0.png

Note:信號傳播速度和電子速度(1cm/s)的不同。

bd5b1834-d284-11ec-bce3-dac502259ad0.png

信號傳播速度取決于周圍包裹的材料和電磁轉換的變化速度。這個信號速度可以反推延時,實際工作中實用性比較強。

07

差分部分

bd82a214-d284-11ec-bce3-dac502259ad0.png

單端轉差分公式:

SDD11元素可以通過下式得到:

bda057f0-d284-11ec-bce3-dac502259ad0.png

SDD21元素可以通過下式得到:

bdbd661a-d284-11ec-bce3-dac502259ad0.png

Sigrity可以直接仿差分信號線,ADS的S參數查看器可以直接查看。

08

時序部分

bdd7977e-d284-11ec-bce3-dac502259ad0.png

晶體管溝道的長短,影響電子與空穴移動的長短,進而影響開關速度的快慢,影響時鐘周期的長短。

時鐘頻率和數據率是有關系的,這取決于編碼方式。PCIe,SATA和千兆以太網采用的是NRZ(Non-Return-to-Zero)。NRZ信令方案,該方案在每個時鐘周期編碼2比特,基頻是數據率的一半,這個基頻時鐘稱為奈奎斯特頻率。

需要注意的是,PAM-4信號, 1個符號傳輸2bit數據。

bdf649a8-d284-11ec-bce3-dac502259ad0.png

當上升邊的單位為ns時,帶寬的單位為GHz。ns對應GHz,MHz對應us,可以試著記一下這種對應關系,方便實際工作中對信號帶寬的估算。

1/10,0.35或者是0.5之類的情況只是估算,工作中需要根據實際情況來衡量。

09

電源部分

電源完整性中一個最重要的概念就是PDN阻抗。在電源路徑設計過程中,就是讓電源分配網絡阻抗低于目標阻抗。

目標阻抗的估算公式:

be1fd53e-d284-11ec-bce3-dac502259ad0.png

電源完整性部分,除了PDN,很大一部分就是關于去耦電容。去耦電容至少可以提供微秒級別的時間,直到電源穩(wěn)壓器提供足夠的電流。這個地方需要了解的是,實際版圖設計中,多層電路板,電源和地層相鄰,存在平面電容,但是這個電容不足以對電源起到明顯的作用,更多是提供低電感路徑(減小自感,增大互感)。

be31dd60-d284-11ec-bce3-dac502259ad0.png

其實,關于電感部分,公式很多,這里了解兩個值,一個是85 nH ,還有一個是25 nH。

85nH代表一個圓回路電感。既然是圓,85nH/3.14 in=25 nH/in,代表單位長度的回路電感約為25nH/in。

講到電感,提一句:為什么很多焊盤周圍打了多個過孔?重要的作用就是減小電感。過孔間距和過孔長度的關系不做延伸。

九九歸一,其實公式只是應用的部分,也是信號完整性不可缺少的部分。需要注意的是,公式中應用的場景和原理搞清楚,不能亂用。

審核編輯 :李倩

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • 電感
    +關注

    關注

    54

    文章

    6253

    瀏覽量

    106193
  • 信號完整性
    +關注

    關注

    68

    文章

    1477

    瀏覽量

    97939
  • 串聯電路
    +關注

    關注

    6

    文章

    161

    瀏覽量

    27299

原文標題:信號完整性常用九類公式

文章出處:【微信號:mcu168,微信公眾號:硬件攻城獅】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Cadence工具如何解決芯粒設計中的信號完整性挑戰(zhàn)

    在芯粒設計中,維持良好的信號完整性是最關鍵的考量因素之一。隨著芯片制造商不斷突破性能與微型化的極限,確保組件間信號的純凈與可靠面臨著前所
    的頭像 發(fā)表于 12-26 09:51 ?217次閱讀
    Cadence工具如何解決芯粒設計中的<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>挑戰(zhàn)

    Samtec高速線纜深入解析:高速信號完整性的關鍵技術

    隨著高速計算、數據中心、人工智能和下一代通信系統(tǒng)的快速發(fā)展,高速線束線纜作為信號傳輸鏈路中的重要環(huán)節(jié),其 信號完整性(SI) 成為設計成功與否的關鍵。
    的頭像 發(fā)表于 12-15 17:37 ?475次閱讀

    技術資訊 I 信號完整性與阻抗匹配的關系

    絡參數。信號完整性與阻抗匹配之間存在什么關系?信號完整性與阻抗匹配密不可分,精確的阻抗匹配對于確保功率順利傳輸至PCB互連中的負載器件至關重要。信號
    的頭像 發(fā)表于 09-05 15:19 ?5052次閱讀
    技術資訊 I <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>與阻抗匹配的關系

    串擾如何影響信號完整性和EMI

    歡迎來到 “掌握 PCB 設計中的 EMI 控制” 系列的第六篇文章。本文將探討串擾如何影響信號完整性和 EMI,并討論在設計中解決這一問題的具體措施。
    的頭像 發(fā)表于 08-25 11:06 ?9746次閱讀
    串擾如何影響<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>和EMI

    什么是信號完整性?

    電子發(fā)燒友網站提供《什么是信號完整性?.pdf》資料免費下載
    發(fā)表于 07-09 15:10 ?1次下載

    普源示波器MSO5072信號完整性測試

    卓越的帶寬、采樣率及多功能集成特性,成為信號完整性測試領域的理想工具。本文將深入探討MSO5072在信號完整性測試中的應用,解析其核心功能與
    的頭像 發(fā)表于 06-07 15:27 ?807次閱讀
    普源示波器MSO5072<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>測試

    了解信號完整性的基本原理

    作者:Cece Chen 投稿人:DigiKey 北美編輯 隨著支持人工智能 (AI) 的高性能數據中心的興起,信號完整性 (SI) 變得至關重要,這樣才能以更高的速度傳輸海量數據。為確保信號
    的頭像 發(fā)表于 05-25 11:54 ?1134次閱讀
    了解<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的基本原理

    Samtec虎家大咖說 | 淺談信號完整性以及電源完整性

    前言 在這一期的Samtec虎家大咖說節(jié)目中,Samtec信號完整性(SI)和電源完整性(PI)專家Scott McMorrow、Rich Mellitz和Istvan Novak回答了觀眾的提問
    發(fā)表于 05-14 14:52 ?1137次閱讀
    Samtec虎家大咖說 | 淺談<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>以及電源<b class='flag-5'>完整性</b>

    受控阻抗布線技術確保信號完整性

    核心要點受控阻抗布線通過匹配走線阻抗來防止信號失真,從而保持信號完整性。高速PCB設計中,元件與走線的阻抗匹配至關重要。PCB材料的選擇(如低損耗層壓板)對減少信號衰減起關鍵作用。受控
    的頭像 發(fā)表于 04-25 20:16 ?1143次閱讀
    受控阻抗布線技術確保<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>

    信號完整性測試基礎知識

    在當今快速發(fā)展的數字時代,高速傳輸已成為電子設備的基本要求。隨著數據傳輸速率的不斷提升,信號完整性(Signal Integrity,簡稱SI)問題變得越來越重要。信號完整性是高速互連
    的頭像 發(fā)表于 04-24 16:42 ?3770次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>測試基礎知識

    電源完整性分析及其應用

    引言 電源完整性這一概念是以信號完整性為基礎的,兩者的出現都源自電路開關速度的提高。當高速信號的翻轉時間和系統(tǒng)的時鐘周期可以相比時,具有分布參數的
    發(fā)表于 04-23 15:39

    技術資訊 | 信號完整性測試基礎知識

    本文重點信號完整性測試需要從測試電路板和原型獲取實驗數據并加以分析。在理想的工作流程中,還會仿真信號完整性指標,并將其與實際測量值進行比較。信號
    的頭像 發(fā)表于 04-11 17:21 ?2075次閱讀
    技術資訊 | <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>測試基礎知識

    普源示波器在信號完整性分析中的應用研究

    信號完整性(Signal Integrity, SI)是電子工程領域中一個至關重要的概念,它指的是信號在傳輸過程中保持其原始特征的能力。在高速數字電路和通信系統(tǒng)中,信號
    的頭像 發(fā)表于 03-19 14:20 ?778次閱讀
    普源示波器在<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>分析中的應用研究

    iic協(xié)議的信號完整性測試

    主機、多從機的串行通信協(xié)議,它允許多個設備共享同一總線。I2C總線由兩條線組成:數據線(SDA)和時鐘線(SCL)。數據傳輸是通過主設備生成的時鐘信號同步的。 信號完整性測試的必要
    的頭像 發(fā)表于 02-05 11:44 ?2750次閱讀

    電子線路信號完整性設計規(guī)則

    電子發(fā)燒友網站提供《電子線路信號完整性設計規(guī)則.pdf》資料免費下載
    發(fā)表于 01-21 09:24 ?1次下載
    電子線路<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>設計規(guī)則