越來越多的嵌入式和物聯(lián)網(wǎng)設(shè)備需要比使用嵌入式閃存或 SRAM 在片上經(jīng)濟(jì)地實(shí)現(xiàn)更多的程序存儲器。對于這些設(shè)計(jì)，越來越多的設(shè)計(jì)轉(zhuǎn)向就地執(zhí)行 （XiP） 操作，其中代碼直接從外部 NOR 閃存設(shè)備執(zhí)行，這樣可以實(shí)現(xiàn)系統(tǒng)的可擴(kuò)展性。

大多數(shù)設(shè)計(jì)人員通常會為其 XiP 系統(tǒng)選擇四通道串行外設(shè)接口 （SPI） 存儲器，因?yàn)樗浅杀咀畹偷倪x擇。但是，根據(jù)具體應(yīng)用，設(shè)計(jì)人員在使用 Quad 器件時(shí)可能無法滿足性能要求。

他們可以通過進(jìn)行軟件優(yōu)化來解決這個(gè)問題，但這樣的改變往往需要軟件團(tuán)隊(duì)花費(fèi)數(shù)周甚至數(shù)月的時(shí)間來優(yōu)化設(shè)計(jì)，即便如此，優(yōu)化仍然可能不夠。最終可能有必要從設(shè)計(jì)中消除特征。另一種選擇可能是提高處理器的時(shí)鐘速度以實(shí)現(xiàn)必要的性能，但這可能會帶來收益遞減并增加系統(tǒng)能耗和潛在的電池尺寸，從而增加成本。當(dāng)然，有些設(shè)計(jì)的處理器已經(jīng)以最大時(shí)鐘速度運(yùn)行，在這種情況下，可能需要升級到更快、更昂貴的處理器。

設(shè)計(jì)人員應(yīng)該考慮的一個(gè)選項(xiàng)是從四路 SPI 設(shè)備轉(zhuǎn)移到八路 SPI 設(shè)備以進(jìn)行設(shè)計(jì)。雖然此舉不會對所有應(yīng)用程序產(chǎn)生巨大影響，但有些應(yīng)用程序?qū)⑹芤娣藴\。在那些對閃存性能敏感的應(yīng)用程序中可以看到這種優(yōu)勢。

預(yù)測這一點(diǎn)的簡單方法是查看 SPI 總線上的流量。如果您的應(yīng)用程序大部分時(shí)間都在緩存之外運(yùn)行，那么您將不會在總線上看到很多事務(wù)。當(dāng)您開始看到總線的大量流量/高利用率時(shí)，您就會知道它更依賴于閃存。如果總線利用率很高，那么切換到像 Adesto 的 EcoXiP 這樣的八通道設(shè)備的收益是相當(dāng)可觀的。最終，這可以轉(zhuǎn)化為顯著的能源和成本節(jié)約。

我們使用邏輯分析儀測量四通道模式下的 SPI 總線利用率，以了解它與切換到八通道器件時(shí)的系統(tǒng)加速有何關(guān)聯(lián)。我們運(yùn)行 CoreMark 基準(zhǔn)測試，通過以固定的時(shí)間間隔（緩存失效）清除緩存內(nèi)容，在總線上產(chǎn)生更多/更少的流量。這些緩存失效旨在模擬任務(wù)切換和中斷頻繁的實(shí)時(shí)系統(tǒng)場景。通過使間隔越來越短，我們增加了公共汽車上的交通量。

您可以看到，在某些區(qū)域，Quad 和 Octal 性能之間的差異并沒有那么大，但隨后會向上擺動。在這一點(diǎn)上，值得考慮轉(zhuǎn)向八進(jìn)制設(shè)備。當(dāng)應(yīng)用程序展示 60% 或更高的 SPI 總線利用率時(shí)，您會看到好處。

在許多系統(tǒng)中，功率是一個(gè)重要的考慮因素。我們希望確保使用八進(jìn)制設(shè)備可以獲得的額外性能不會與更高的系統(tǒng)級功耗進(jìn)行權(quán)衡。我們使用相同的設(shè)置來測量 NXP i.MX RT1050 MCU 在 eXecute-in-Place 模式下運(yùn)行時(shí)的功耗。我們使用相同的技術(shù)以固定的時(shí)間間隔注入緩存失效，并測量了 MCU 和閃存的功率。下圖顯示，在我們測試的所有場景中，Octal EcoXiP 比傳統(tǒng)的 Quad 設(shè)備更節(jié)能。EcoXiP 在每種情況下每 mW 提供更多的 CoreMarks。有趣的是，EcoXiP 的功率優(yōu)勢隨著更嚴(yán)格的工作負(fù)載而增加，這些工作負(fù)載有更多的緩存未命中，因此 SPI 總線上的流量也更多。

如果您使用的是 NXP i.MX RT1050 之類的設(shè)備，您可以輕松地將您的 Quad 設(shè)備更換為 Octal 設(shè)備，因?yàn)樵撔酒?jīng)過巧妙的架構(gòu)設(shè)計(jì)以支持兩者。

審核編輯：郭婷