4月5日，華為公開(kāi)了3D堆疊芯片封裝專利技術(shù)，引發(fā)熱議。該項(xiàng)技術(shù)是基于舊節(jié)點(diǎn)，采用混合3D堆疊方式，相對(duì)現(xiàn)有的2.5D和3D封裝技術(shù)更具有通用性。這也是華為被美國(guó)制裁后，為保持自身競(jìng)爭(zhēng)力，在封裝領(lǐng)域的又一技術(shù)突破。由此可見(jiàn)，先進(jìn)封裝技術(shù)無(wú)疑將會(huì)成為全球巨頭廠商角逐的重要戰(zhàn)場(chǎng)。

一、芯片行業(yè)背景

隨著5G、高性能運(yùn)算、人工智能（AI）和物聯(lián)網(wǎng)技術(shù)的迅速發(fā)展，數(shù)字化進(jìn)程加快，芯片市場(chǎng)需求提高顯著。

另一方面，疫情爆發(fā)催生出了“宅經(jīng)濟(jì)”效應(yīng)，遠(yuǎn)程辦公及學(xué)習(xí)人數(shù)劇增，數(shù)碼設(shè)備需求加大也推動(dòng)著芯片需求上升。

根據(jù)半導(dǎo)體產(chǎn)業(yè)協(xié)會(huì)公布數(shù)據(jù)，2021年全球芯片銷售額達(dá)到5559美元。中國(guó)芯片總銷售額為1925億美元，同比增長(zhǎng)27.1%；美洲同比增長(zhǎng)27.4%，歐洲增長(zhǎng)27.3%；亞太地區(qū)/其他國(guó)家增長(zhǎng)了25.9%；日本則增長(zhǎng)了19.8%。

二、先進(jìn)封裝技術(shù)

隨著終端應(yīng)用如手機(jī)、電腦、AI等更加智能化、精密化發(fā)展，其對(duì)高算力、高集成化芯片的需求提升，傳統(tǒng)封裝集成技術(shù)已不能滿足市場(chǎng)需求，隨之以FlipChip（倒裝）、2.5D/3D IC（立體封裝）、WLP（晶圓級(jí)封裝）、Sip（系統(tǒng)級(jí)封裝）為代表的先進(jìn)封裝技術(shù)將成為未來(lái)發(fā)展趨勢(shì)。

傳統(tǒng)封裝技術(shù)效率較低，封裝體積大。先進(jìn)封裝技術(shù)能實(shí)現(xiàn)更高密度的集成，減少面積浪費(fèi)，縮小芯片間的連接距離，提高元器件的反應(yīng)速度，極大降低成本。

被業(yè)界稱為“芯片高級(jí)樂(lè)高游戲”的先進(jìn)封裝，不斷吸引大廠爭(zhēng)相投入。無(wú)論是臺(tái)積電、三星、英特爾，還是傳統(tǒng)的OSAT廠商日月光、安靠、長(zhǎng)電科技等都加大先進(jìn)封裝產(chǎn)業(yè)布局、在技術(shù)對(duì)決上形成強(qiáng)烈競(jìng)爭(zhēng)。

臺(tái)積電：

TSMC（臺(tái)積電）目前已將其先進(jìn)封裝相關(guān)技術(shù)2.5/3D， 整合為"3D Fabric"集成化技術(shù)，可以應(yīng)用到不同類型的芯片（例如處理器、內(nèi)存或傳感器）堆疊，能實(shí)現(xiàn)芯片尺寸更小、性能更強(qiáng)，降低成本。

三星：

三星現(xiàn)以I-Cube（2.5D）、X-Cube（3D）兩種封裝技術(shù)為主，其立足于自身存儲(chǔ)技術(shù)優(yōu)勢(shì)，運(yùn)用2.5/3D堆疊封裝技術(shù)協(xié)助客戶降低設(shè)計(jì)成本，這很大程度上確保其封裝產(chǎn)能規(guī)模穩(wěn)定擴(kuò)充。

英特爾：

英特爾擁有可實(shí)現(xiàn)邏輯計(jì)算芯片高密度的3D 堆疊封裝技術(shù) Foveros；融合了2D 和 3D 封裝技術(shù)的Co-EMIB；未來(lái)會(huì)進(jìn)一步開(kāi)發(fā)“全新全方位互連（ODI）技術(shù)”，為多芯片封裝中的小芯片之間的全方位互連通信提供更高的靈活性。

三、市場(chǎng)規(guī)模及投資

根據(jù)半導(dǎo)體分析機(jī)構(gòu)Yole數(shù)據(jù)顯示，2021年全球封裝市場(chǎng)規(guī)模約達(dá)777億美元，其中全球先進(jìn)封裝市場(chǎng)規(guī)模約為 321億美元，約占比41.3%。Yole預(yù)測(cè)，先進(jìn)封裝在全部封裝的占比將從2021年的41.3%增長(zhǎng)到2025年的49.4%，已成為封裝技術(shù)迭代的主要?jiǎng)恿Α?/p>

投資方面，2021年，全球半導(dǎo)體廠商在先進(jìn)封裝領(lǐng)域的投資約為119億美元。其中，英特爾投入35億美元，以支持Foveros3D封裝技術(shù)和EMIB(嵌入式多芯片互連橋接)技術(shù)的發(fā)展；臺(tái)積電投入30.5億美元，為3D片上系統(tǒng)組件定義新的系統(tǒng)級(jí)路線圖和技術(shù)；日月光投入20億美元，進(jìn)一步推進(jìn)Chip Last FOCoS先進(jìn)封裝量產(chǎn)及技術(shù)升級(jí)；三星作為3D堆疊內(nèi)存解決方案的領(lǐng)導(dǎo)者，在先進(jìn)封裝領(lǐng)域的資本支出為15億美元。

四、先進(jìn)封裝設(shè)備升級(jí)

芯片先進(jìn)封裝市場(chǎng)潛力巨大，相應(yīng)的先進(jìn)封裝設(shè)備賽道也十分明朗。

但隨著先進(jìn)封裝技術(shù)向更高密度集成發(fā)展，其對(duì)封裝設(shè)備在更小線寬處理、顆?？刂?、工藝精度控制、機(jī)臺(tái)穩(wěn)定性等方面提出了更高的要求。芯片封裝過(guò)程中使用高精度、高穩(wěn)定性、高效率的貼片機(jī)等設(shè)備，可以極大地提高封裝效率和出品良率。因此，芯片貼裝設(shè)備升級(jí)是封測(cè)廠商在未來(lái)投資重點(diǎn)。

可編程高精力控，降低損耗

國(guó)奧直線旋轉(zhuǎn)電機(jī)帶有“軟著陸”功能，可實(shí)現(xiàn)±1g以內(nèi)的穩(wěn)定力度控制，支持速度、加速度及力度控制的程序化設(shè)定，使貼裝頭能夠以非常精準(zhǔn)的壓力觸碰芯片表面，降低損耗；

采用中空Z(yǔ)軸設(shè)計(jì)，預(yù)留氣管接口，真空吸取、即插即用，并可根據(jù)元件結(jié)構(gòu)及特性提供定制化服務(wù)。

高精度對(duì)位、貼片，保證良率

微米級(jí)位置反饋，獲取精準(zhǔn)數(shù)據(jù)，±0.01N力控精度，±2μm直線重復(fù)定位精度，±0.01°旋轉(zhuǎn)重復(fù)定位精度，徑向偏擺小于10μm，編碼器分辨率標(biāo)準(zhǔn)1μm，可在高速運(yùn)行狀態(tài)下仍穩(wěn)定輸出，提升良率及可靠性。

“Z+R”軸集成設(shè)計(jì)，提升速度

創(chuàng)新性的雙軸集成化解決方案，將傳統(tǒng)“伺服馬達(dá)+滾珠絲桿”合二為一，解決了Z軸自重負(fù)載問(wèn)題，高速、精準(zhǔn)完成元件Pick & Place，貼裝等動(dòng)作，推力曲線平滑，峰值推力8-50N，有效行程10-50mm ，超高循環(huán)壽命，實(shí)現(xiàn)高效生產(chǎn)。

體積小，重量輕，可電機(jī)組合排列

直線旋轉(zhuǎn)電機(jī)LRS2015重量?jī)H605g，輕巧的機(jī)身重量大大減輕了設(shè)備高速運(yùn)動(dòng)中負(fù)載帶來(lái)的影響。電機(jī)厚度僅為20mm，在設(shè)備有限的內(nèi)部空間中可以并排安裝多組電機(jī)，減少芯片貼裝往復(fù)運(yùn)動(dòng)過(guò)程，提升設(shè)備貼裝效率。