以下文章來源于十二芯座，作者MicroX

在先進封裝中，Hybrid bonding(混合鍵合)不僅可以增加I/O密度，提高信號完整性，還可以實現(xiàn)低功耗、高帶寬的異構集成。它是主要3D封裝平臺（如臺積電的SoIC、三星的X-Cube和英特爾的fooveros）背后的基礎技術。展望未來，隨著邏輯和內存堆疊變得更加緊密耦合，帶寬需求不斷增加，鍵合技術只會變得越來越重要，成為芯片和系統(tǒng)層面創(chuàng)新的關鍵推動者。

技術原理與架構特點

Hybrid bonding 是一種以無凸點互連結構為特征的半導體堆疊技術。與傳統(tǒng)的基于焊料的封裝不同，混合鍵合通過直接的銅對銅（Cu-Cu）接觸實現(xiàn)電氣和機械互連。上下芯片緊密鍵合，其間僅有被介質材料封裝的超細圖案化銅焊盤。這些銅焊盤的間距通常低于10微米，并通過硅通孔（TSVs）連接到芯片內部的金屬層，形成完整的信號和電源路徑。

“混合”一詞指的是介電對介電的分子鍵合和金屬對金屬的銅鍵合的結合，兩者均無需粘合劑。這使得界面更加穩(wěn)定，損耗更低，具有卓越的電氣和熱性能。

技術優(yōu)勢與系統(tǒng)級益處

Hybrid bonding 提供了眾多的技術和系統(tǒng)級優(yōu)勢，從根本上重塑了芯片設計和系統(tǒng)架構：

超高互連密度：能夠在低于10微米甚至達到數(shù)百納米的范圍內實現(xiàn)垂直互連，遠遠超過傳統(tǒng)凸點方法的密度。

低電阻和低功耗：消除焊料凸點顯著降低了互連電阻，提高了能效和熱性能——這對于高速數(shù)據(jù)路徑至關重要。

低延遲和短互連：極大地縮短了信號路徑，使其接近芯片內部的距離，提高了性能，特別是在人工智能、近內存計算和3D緩存架構中。

架構創(chuàng)新：高密度互連使設計人員能夠對芯片功能進行模塊化和異構集成，克服了單芯片面積和產(chǎn)量的限制。

制造挑戰(zhàn)與關鍵工藝控制

盡管 Hybrid bonding 具有變革性潛力，但它帶來了嚴格的工藝要求。關鍵因素包括：

表面平整度：鍵合界面極其敏感于微尺度粗糙度。介電表面要求粗糙度小于0.5納米，銅焊盤小于1納米。這需要化學機械拋光（CMP）作為關鍵步驟。

清潔度和顆粒控制：即使是1微米的顆粒也可能導致毫米級區(qū)域的鍵合失敗。混合鍵合需要ISO 3級或更好的潔凈室環(huán)境，使其在清潔度需求上更接近前端晶圓廠。

對準精度：晶圓對晶圓（W2W）鍵合系統(tǒng)必須實現(xiàn)低于50納米的對準精度，集成高分辨率光學元件和精確的機械定位。鍵合壓力和停留時間也必須嚴格控制，以實現(xiàn)初始的范德華鍵合(van der Waals bonding)和隨后的銅對銅鍵合(Cu-Cu bonding)。

工藝概述

Hybrid bonding 以晶圓對晶圓（W2W）或芯片對晶圓（D2W）的形式實現(xiàn)，遵循以下一般步驟：

TSV形成：通過硅通孔在基底晶圓中建立信號和電源路徑。

鍵合層制造：在晶圓頂部沉積介電層（例如二氧化硅或碳氮化硅）并圖案化銅焊盤。

CMP拋光：對兩個鍵合表面進行拋光，以滿足納米級平整度要求。

表面激活和清潔：用等離子體（例如氮氣）處理以激活表面，隨后用去離子水沖洗。

對準和預鍵合：使用先進的定位系統(tǒng)對準晶圓，并施加低壓力鍵合以啟動介電粘附。

熱退火：應用受控的熱處理以形成銅對銅金屬鍵，最終完成混合界面。

W2W與D2W工藝選擇

W2W：適用于高產(chǎn)量、小面積芯片；具有對準和吞吐量優(yōu)勢。常見于圖像傳感器和3D NAND。

D2W：適用于大型或復雜芯片，使用經(jīng)過晶圓分類后的已知良好芯片（KGD）。技術上具有挑戰(zhàn)性，但能夠實現(xiàn)模塊化和異構集成。AMD的3D V-Cache（SoIC）是使用D2W混合鍵合的突出例子。

Wafer to wafer：指的是將兩個完整的晶圓（wafer）直接進行鍵合或連接。

Die to wafer：則是指將單個芯片（die）與另一個完整的晶圓進行鍵合或連接。