chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Pilkington FPGA架構(gòu)簡(jiǎn)介

FPGA之家 ? 來(lái)源:FPGA之家 ? 作者:FPGA之家 ? 2022-06-22 09:41 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

皮爾金頓Pilkington是是世界上最大的玻璃生產(chǎn)集團(tuán)之一。創(chuàng)建于1826年英國(guó)St.Helens,已具有195年的歷史,在全球擁有25個(gè)生產(chǎn)基地,銷(xiāo)售公司遍布130個(gè)國(guó)家。賓利、法拉利、奔馳、寶馬等世界級(jí)名車(chē)均采用皮爾金頓制造的專(zhuān)業(yè)擋風(fēng)玻璃。

ef4912ba-f1c9-11ec-ba43-dac502259ad0.png

ef654778-f1c9-11ec-ba43-dac502259ad0.png

那么你知道這個(gè)公司曾經(jīng)做過(guò)FPGA嘛...?是的,的確做過(guò),但就像很多巨頭那樣,不是很成功。

ef7ae3b2-f1c9-11ec-ba43-dac502259ad0.png

這個(gè)玻璃公司在上個(gè)世紀(jì)建立微電子部門(mén)準(zhǔn)備在FPGA方向上大干一場(chǎng),而且找到了Toshiba這個(gè)大用戶(hù),但最終還是沒(méi)能成功,不得不把團(tuán)隊(duì)賣(mài)給了Motorola(后者最后也失敗了:))。

ef839db8-f1c9-11ec-ba43-dac502259ad0.png

Pilkington FPGA架構(gòu)簡(jiǎn)介

皮爾金頓有兩種(已知的)架構(gòu),都是基于sea-of-gates設(shè)計(jì)的,其中邏輯功能是通過(guò)將門(mén)連接在一起來(lái)構(gòu)建的。上世紀(jì)80年代中期,不同的制造商有著非常不同的邏輯單元結(jié)構(gòu)。

第一種架構(gòu)(無(wú)特定名稱(chēng))是圍繞一個(gè)具有NAND門(mén)和鎖存器的邏輯單元設(shè)計(jì)的,每個(gè)邏輯單元通過(guò)本地互連進(jìn)入其相鄰的單元。白皮書(shū)指出,這是低效的,因?yàn)樾枰罅康腘AND門(mén)來(lái)實(shí)現(xiàn)通用功能,如OR和XOR,以及鎖存器出到DFF造成的布局限制。

第二種架構(gòu)(白皮書(shū)稱(chēng)它為T(mén)S1)。像ABC這樣的邏輯優(yōu)化程序?qū)⑦壿嫳硎緸锳ND門(mén)、異或門(mén)、多路復(fù)用器和D觸發(fā)器的結(jié)構(gòu);并且所有這些都具有輸入可編程反向功能。在上世紀(jì)90年代中期,當(dāng)時(shí)的邏輯優(yōu)化工具仍然使用笨拙的sum-of-product方法時(shí),皮爾金頓已經(jīng)在硬件上實(shí)現(xiàn)了這一點(diǎn)。

TS1 Logic Cell

efa378f4-f1c9-11ec-ba43-dac502259ad0.png

邏輯單元本身挺簡(jiǎn)單:組合邏輯單元只是從輸入選擇器mux中獲取輸入,可選地反向它們,并將它們饋送到NAND、XOR和MUX的輸入,從它們中選擇輸出,然后反向以放大信號(hào)。

efb685b6-f1c9-11ec-ba43-dac502259ad0.png

時(shí)序邏輯單元沿著相同的路線。邏輯單元的輸出直接連接到“本地互連”:與相鄰信號(hào)的A和B輸入選擇器的快速鏈接;它還可以連接到“介質(zhì)互連”:較慢的水平和垂直互連鏈路(每行/列6個(gè))通過(guò)邏輯單元“區(qū)域”傳播。

Routing 結(jié)構(gòu)

邏輯單元被分組為一個(gè)由3個(gè)組合邏輯單元和一個(gè)時(shí)序邏輯單元組成的正方形tile。這些tile有兩個(gè)變體(標(biāo)記為A和B,只在如何連接到inter-tile互連方面有所不同),tile平鋪在一起形成一個(gè)5x5的區(qū)域。

每個(gè)區(qū)域都被端口單元包圍,這些單元與“全局互連”通過(guò)接口相連。這種互連方式就是放在現(xiàn)代的標(biāo)準(zhǔn)來(lái)看,其全局布線資源也是很精簡(jiǎn)的,所以布線工具必須充分利用更多的本地布線資源。設(shè)計(jì)人員還有另一個(gè)訣竅:如果邏輯門(mén)足夠快,您可以通過(guò)門(mén)來(lái)路由邏輯,而不會(huì)造成太大的性能損失;這就是為什么inter-tile互連的行和列之間沒(méi)有直接鏈接-這些鏈接就是邏輯門(mén)本身。

efd8f218-f1c9-11ec-ba43-dac502259ad0.png

與當(dāng)時(shí)的一些邏輯架構(gòu)(如Actel的多路復(fù)用器架構(gòu))相比,這種設(shè)計(jì)還挺優(yōu)雅。所選擇的門(mén)又小又簡(jiǎn)單,軟件處理起來(lái)相對(duì)容易:綜合不是問(wèn)題,而且將邏輯劃分為區(qū)域的目的是通過(guò)將邏輯轉(zhuǎn)換為一個(gè)“分而治之”問(wèn)題來(lái)更容易地布局布線,但也許現(xiàn)代算法將其視為一個(gè)全局問(wèn)題也OK。

公司還自己搞了一套架構(gòu)評(píng)估工具...看來(lái)沒(méi)少投入啊...

efe1d95a-f1c9-11ec-ba43-dac502259ad0.png

至于為什么FPGA后來(lái)黃了,不得而知。也許架構(gòu)的實(shí)現(xiàn)存在無(wú)法修復(fù)的錯(cuò)誤,又或許上世紀(jì)90年代的EDA工具無(wú)法充分契合芯片的層次結(jié)構(gòu)吧。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1650

    文章

    22207

    瀏覽量

    626870
  • 架構(gòu)
    +關(guān)注

    關(guān)注

    1

    文章

    531

    瀏覽量

    26380

原文標(biāo)題:皮爾金頓的FPGA架構(gòu)

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    【VPX650 】青翼凌云科技基于 VPX 系統(tǒng)架構(gòu)的 VU13P FPGA+ZYNQ SOC 超寬帶信號(hào)處理平臺(tái)

    VPX650 是一款基于 6U VPX 系統(tǒng)架構(gòu)的 VU13P FPGA + XC7Z100 SOC 超寬帶信號(hào)處理平臺(tái),該平臺(tái)采用一片 Xilinx 的 Virtex UltraScale+
    的頭像 發(fā)表于 10-16 10:48 ?87次閱讀
    【VPX650 】青翼凌云科技基于 VPX 系統(tǒng)<b class='flag-5'>架構(gòu)</b>的 VU13P <b class='flag-5'>FPGA</b>+ZYNQ SOC 超寬帶信號(hào)處理平臺(tái)

    FPGA+DSP/ARM架構(gòu)開(kāi)發(fā)與應(yīng)用

    自中高端FPGA技術(shù)成熟以來(lái),FPGA+DSP/ARM架構(gòu)的硬件設(shè)計(jì)在眾多工業(yè)領(lǐng)域得到廣泛應(yīng)用。例如無(wú)線通信、圖像處理、工業(yè)控制、儀器測(cè)量等。
    的頭像 發(fā)表于 10-15 10:39 ?827次閱讀
    <b class='flag-5'>FPGA</b>+DSP/ARM<b class='flag-5'>架構(gòu)</b>開(kāi)發(fā)與應(yīng)用

    光纖圖像處理卡設(shè)計(jì)原理圖:520-基于ZU15EG 適配AWR2243的雷達(dá)驗(yàn)證底板 XCZU15EG架構(gòu)高速信號(hào)處理板

    高速信號(hào)處理, FPGA光纖, 光纖圖像處理, XCZU15EG架構(gòu)
    的頭像 發(fā)表于 08-28 10:39 ?274次閱讀
    光纖圖像處理卡設(shè)計(jì)原理圖:520-基于ZU15EG 適配AWR2243的雷達(dá)驗(yàn)證底板 XCZU15EG<b class='flag-5'>架構(gòu)</b>高速信號(hào)處理板

    Altera Agilex? 3 FPGA和SoC FPGA

    3器件將Altera Hyperlex FPGA架構(gòu)集成到這些較小器件中,與以前的成本優(yōu)化型系列Cyclone V以及更高速收發(fā)器相比,性能提高了1.9倍,并為L(zhǎng)PDDR4增加了內(nèi)存支持。小尺寸對(duì)于
    的頭像 發(fā)表于 08-06 11:41 ?3102次閱讀
    Altera Agilex? 3 <b class='flag-5'>FPGA</b>和SoC <b class='flag-5'>FPGA</b>

    FPGA與高速ADC接口簡(jiǎn)介

    本文介紹FPGA與高速ADC接口方式和標(biāo)準(zhǔn)以及JESD204與FPGA高速串行接口。
    的頭像 發(fā)表于 06-12 14:18 ?2452次閱讀
    <b class='flag-5'>FPGA</b>與高速ADC接口<b class='flag-5'>簡(jiǎn)介</b>

    能效提升3倍!異構(gòu)計(jì)算架構(gòu)讓AI跑得更快更省電

    電子發(fā)燒友網(wǎng)報(bào)道(文/李彎彎)異構(gòu)計(jì)算架構(gòu)通過(guò)集成多種不同類(lèi)型的處理單元(如CPU、GPU、NPU、FPGA、DSP等),針對(duì)不同計(jì)算任務(wù)的特點(diǎn)進(jìn)行分工協(xié)作,從而在性能、能效和靈活性之間實(shí)現(xiàn)最優(yōu)平衡
    的頭像 發(fā)表于 05-25 01:55 ?3219次閱讀

    Xilinx Ultrascale系列FPGA的時(shí)鐘資源與架構(gòu)解析

    Ultrascale是賽靈思開(kāi)發(fā)的支持包含步進(jìn)功能的增強(qiáng)型FPGA架構(gòu),相比7系列的28nm工藝,Ultrascale采用20nm的工藝,主要有2個(gè)系列:Kintex和Virtex
    的頭像 發(fā)表于 04-24 11:29 ?1708次閱讀
    Xilinx Ultrascale系列<b class='flag-5'>FPGA</b>的時(shí)鐘資源與<b class='flag-5'>架構(gòu)</b>解析

    EM儲(chǔ)能網(wǎng)關(guān) ZWS智慧儲(chǔ)能云應(yīng)用(11) — 一級(jí)架構(gòu) 主從架構(gòu)

    ZWS智慧儲(chǔ)能云針對(duì)儲(chǔ)能場(chǎng)景下不同的架構(gòu)體系進(jìn)行了兼容,可以適配用戶(hù)面臨的復(fù)雜現(xiàn)場(chǎng)環(huán)境,滿足更深層次的管理和維護(hù)需求。簡(jiǎn)介儲(chǔ)能系統(tǒng)包含PCS、BMS、EMS等多個(gè)組件,不同儲(chǔ)能架構(gòu)管理和決策方式也有
    的頭像 發(fā)表于 04-17 13:00 ?414次閱讀
    EM儲(chǔ)能網(wǎng)關(guān) ZWS智慧儲(chǔ)能云應(yīng)用(11) — 一級(jí)<b class='flag-5'>架構(gòu)</b> 主從<b class='flag-5'>架構(gòu)</b>

    【干貨】基于串口的FPGA遠(yuǎn)程升級(jí)

    近期,我們收到許多粉絲朋友的技術(shù)問(wèn)題反饋,為便于大家的學(xué)習(xí),小編整理了一系列常見(jiàn)問(wèn)題的技術(shù)指南,將陸續(xù)分期發(fā)布,請(qǐng)大家敬請(qǐng)關(guān)注“小眼睛FPGA”微信公眾號(hào),在FPGA的世界里,我們努力把復(fù)雜的技術(shù)
    的頭像 發(fā)表于 04-14 09:53 ?1340次閱讀
    【干貨】基于串口的<b class='flag-5'>FPGA</b>遠(yuǎn)程升級(jí)

    MRAM存儲(chǔ)替代閃存,FPGA升級(jí)新技術(shù)

    優(yōu)化的架構(gòu)設(shè)計(jì)和成熟的制程技術(shù),具備內(nèi)置的硬擦除器、錯(cuò)誤檢測(cè)和校正機(jī)制,為用戶(hù)提供了可靠的開(kāi)發(fā)環(huán)境。用戶(hù)可利用最新的Radiant工具,直接實(shí)現(xiàn)MRAM的編程接口,支持多種存儲(chǔ)容量和數(shù)據(jù)速率。利用這些FPGA器件,用戶(hù)可以受益于低功耗F
    發(fā)表于 03-08 00:10 ?1192次閱讀

    智多晶Tiny_SoC簡(jiǎn)介和特點(diǎn)

    RISC-V 是一種基于精簡(jiǎn)指令集(RISC)原則的開(kāi)源指令集架構(gòu)(ISA),其開(kāi)放性和靈活性使其在嵌入式系統(tǒng)和計(jì)算應(yīng)用中得到了廣泛應(yīng)用。在 FPGA 上實(shí)現(xiàn) RISC-V 處理器,可以充分利用 FPGA 的可編程性和高性能特點(diǎn)
    的頭像 發(fā)表于 02-21 15:51 ?1240次閱讀
    智多晶Tiny_SoC<b class='flag-5'>簡(jiǎn)介</b>和特點(diǎn)

    FPGA+GPU+CPU國(guó)產(chǎn)化人工智能平臺(tái)

    算法架構(gòu)可快速移植,接口靈活搭配,具備部署靈活、功耗和算力性?xún)r(jià)比高、支持人工智能推理應(yīng)用部署等特點(diǎn)。FPGA+GPU+CPU多核異構(gòu)平臺(tái)架構(gòu)示意圖前面板實(shí)物圖前面板
    的頭像 發(fā)表于 01-07 16:42 ?1580次閱讀
    <b class='flag-5'>FPGA</b>+GPU+CPU國(guó)產(chǎn)化人工智能平臺(tái)

    Verilog vhdl fpga

    崗位職責(zé) 1.負(fù)責(zé)FPGA架構(gòu)設(shè)計(jì)、代碼編寫(xiě)、仿真等; 2.協(xié)同軟、硬件工程師完成系統(tǒng)聯(lián)調(diào)和測(cè)試; 3.負(fù)責(zé)項(xiàng)目中FPGA設(shè)計(jì)的相關(guān)文檔編寫(xiě)及維護(hù);任職要求 1.碩士及以上學(xué)歷,電子、通信、計(jì)算機(jī)
    發(fā)表于 11-12 16:40

    FPGA基礎(chǔ)知識(shí)及設(shè)計(jì)和執(zhí)行FPGA應(yīng)用所需的工具

    本文將首先介紹FPGA的基礎(chǔ)知識(shí),包括FPGA的工作原理以及為什么要使用FPGA等,然后討論設(shè)計(jì)和執(zhí)行FPGA應(yīng)用所需的工具。
    的頭像 發(fā)表于 11-11 11:29 ?2195次閱讀
    <b class='flag-5'>FPGA</b>基礎(chǔ)知識(shí)及設(shè)計(jì)和執(zhí)行<b class='flag-5'>FPGA</b>應(yīng)用所需的工具

    詳解FPGA的基本結(jié)構(gòu)

    ZYNQ PL 部分等價(jià)于 Xilinx 7 系列 FPGA,因此我們將首先介紹 FPGA架構(gòu)。簡(jiǎn)化的 FPGA 基本結(jié)構(gòu)由 6 部分組成,分別為可編程輸入/輸出單元、基本可編程邏
    的頭像 發(fā)表于 10-25 16:50 ?4046次閱讀
    詳解<b class='flag-5'>FPGA</b>的基本結(jié)構(gòu)