皮爾金頓Pilkington是是世界上最大的玻璃生產(chǎn)集團(tuán)之一。創(chuàng)建于1826年英國(guó)St.Helens,已具有195年的歷史,在全球擁有25個(gè)生產(chǎn)基地,銷(xiāo)售公司遍布130個(gè)國(guó)家。賓利、法拉利、奔馳、寶馬等世界級(jí)名車(chē)均采用皮爾金頓制造的專(zhuān)業(yè)擋風(fēng)玻璃。
那么你知道這個(gè)公司曾經(jīng)做過(guò)FPGA嘛...?是的,的確做過(guò),但就像很多巨頭那樣,不是很成功。
這個(gè)玻璃公司在上個(gè)世紀(jì)建立微電子部門(mén)準(zhǔn)備在FPGA方向上大干一場(chǎng),而且找到了Toshiba這個(gè)大用戶(hù),但最終還是沒(méi)能成功,不得不把團(tuán)隊(duì)賣(mài)給了Motorola(后者最后也失敗了:))。
Pilkington FPGA架構(gòu)簡(jiǎn)介
皮爾金頓有兩種(已知的)架構(gòu),都是基于sea-of-gates設(shè)計(jì)的,其中邏輯功能是通過(guò)將門(mén)連接在一起來(lái)構(gòu)建的。上世紀(jì)80年代中期,不同的制造商有著非常不同的邏輯單元結(jié)構(gòu)。
第一種架構(gòu)(無(wú)特定名稱(chēng))是圍繞一個(gè)具有NAND門(mén)和鎖存器的邏輯單元設(shè)計(jì)的,每個(gè)邏輯單元通過(guò)本地互連進(jìn)入其相鄰的單元。白皮書(shū)指出,這是低效的,因?yàn)樾枰罅康腘AND門(mén)來(lái)實(shí)現(xiàn)通用功能,如OR和XOR,以及鎖存器出到DFF造成的布局限制。
第二種架構(gòu)(白皮書(shū)稱(chēng)它為T(mén)S1)。像ABC這樣的邏輯優(yōu)化程序?qū)⑦壿嫳硎緸锳ND門(mén)、異或門(mén)、多路復(fù)用器和D觸發(fā)器的結(jié)構(gòu);并且所有這些都具有輸入可編程反向功能。在上世紀(jì)90年代中期,當(dāng)時(shí)的邏輯優(yōu)化工具仍然使用笨拙的sum-of-product方法時(shí),皮爾金頓已經(jīng)在硬件上實(shí)現(xiàn)了這一點(diǎn)。
TS1 Logic Cell
邏輯單元本身挺簡(jiǎn)單:組合邏輯單元只是從輸入選擇器mux中獲取輸入,可選地反向它們,并將它們饋送到NAND、XOR和MUX的輸入,從它們中選擇輸出,然后反向以放大信號(hào)。
時(shí)序邏輯單元沿著相同的路線。邏輯單元的輸出直接連接到“本地互連”:與相鄰信號(hào)的A和B輸入選擇器的快速鏈接;它還可以連接到“介質(zhì)互連”:較慢的水平和垂直互連鏈路(每行/列6個(gè))通過(guò)邏輯單元“區(qū)域”傳播。
Routing 結(jié)構(gòu)
邏輯單元被分組為一個(gè)由3個(gè)組合邏輯單元和一個(gè)時(shí)序邏輯單元組成的正方形tile。這些tile有兩個(gè)變體(標(biāo)記為A和B,只在如何連接到inter-tile互連方面有所不同),tile平鋪在一起形成一個(gè)5x5的區(qū)域。
每個(gè)區(qū)域都被端口單元包圍,這些單元與“全局互連”通過(guò)接口相連。這種互連方式就是放在現(xiàn)代的標(biāo)準(zhǔn)來(lái)看,其全局布線資源也是很精簡(jiǎn)的,所以布線工具必須充分利用更多的本地布線資源。設(shè)計(jì)人員還有另一個(gè)訣竅:如果邏輯門(mén)足夠快,您可以通過(guò)門(mén)來(lái)路由邏輯,而不會(huì)造成太大的性能損失;這就是為什么inter-tile互連的行和列之間沒(méi)有直接鏈接-這些鏈接就是邏輯門(mén)本身。
與當(dāng)時(shí)的一些邏輯架構(gòu)(如Actel的多路復(fù)用器架構(gòu))相比,這種設(shè)計(jì)還挺優(yōu)雅。所選擇的門(mén)又小又簡(jiǎn)單,軟件處理起來(lái)相對(duì)容易:綜合不是問(wèn)題,而且將邏輯劃分為區(qū)域的目的是通過(guò)將邏輯轉(zhuǎn)換為一個(gè)“分而治之”問(wèn)題來(lái)更容易地布局布線,但也許現(xiàn)代算法將其視為一個(gè)全局問(wèn)題也OK。
公司還自己搞了一套架構(gòu)評(píng)估工具...看來(lái)沒(méi)少投入啊...
至于為什么FPGA后來(lái)黃了,不得而知。也許架構(gòu)的實(shí)現(xiàn)存在無(wú)法修復(fù)的錯(cuò)誤,又或許上世紀(jì)90年代的EDA工具無(wú)法充分契合芯片的層次結(jié)構(gòu)吧。
審核編輯 :李倩
-
FPGA
+關(guān)注
關(guān)注
1650文章
22207瀏覽量
626870 -
架構(gòu)
+關(guān)注
關(guān)注
1文章
531瀏覽量
26380
原文標(biāo)題:皮爾金頓的FPGA架構(gòu)
文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
【VPX650 】青翼凌云科技基于 VPX 系統(tǒng)架構(gòu)的 VU13P FPGA+ZYNQ SOC 超寬帶信號(hào)處理平臺(tái)

FPGA+DSP/ARM架構(gòu)開(kāi)發(fā)與應(yīng)用

光纖圖像處理卡設(shè)計(jì)原理圖:520-基于ZU15EG 適配AWR2243的雷達(dá)驗(yàn)證底板 XCZU15EG架構(gòu)高速信號(hào)處理板

Altera Agilex? 3 FPGA和SoC FPGA

能效提升3倍!異構(gòu)計(jì)算架構(gòu)讓AI跑得更快更省電
Xilinx Ultrascale系列FPGA的時(shí)鐘資源與架構(gòu)解析

EM儲(chǔ)能網(wǎng)關(guān) ZWS智慧儲(chǔ)能云應(yīng)用(11) — 一級(jí)架構(gòu) 主從架構(gòu)

【干貨】基于串口的FPGA遠(yuǎn)程升級(jí)

MRAM存儲(chǔ)替代閃存,FPGA升級(jí)新技術(shù)
智多晶Tiny_SoC簡(jiǎn)介和特點(diǎn)

FPGA+GPU+CPU國(guó)產(chǎn)化人工智能平臺(tái)

Verilog vhdl fpga
FPGA基礎(chǔ)知識(shí)及設(shè)計(jì)和執(zhí)行FPGA應(yīng)用所需的工具

詳解FPGA的基本結(jié)構(gòu)

評(píng)論