chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA的綜合和約束的關系

OpenFPGA ? 來源:OpenFPGA ? 作者:OpenFPGA ? 2022-07-04 11:01 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

前面已經寫了大約10篇左右文章介紹了SV,效果不是特別理想,對于一些常規(guī)的概念還是比較好理解的,但是對于一些新的專業(yè)術語,翻譯的比較拗口還是比較難理解的,這是因為國內還沒有針對可綜合SystemVerilog系統(tǒng)的介紹,導致標準里的術語翻譯不精確,后續(xù)可能還是使用英語單詞來表示,然后用一些非專業(yè)術語去解釋,下面簡單總結一下這十幾篇內容。

最前面幾篇文章重點介紹SystemVerilog仿真與綜合概念及一些對比,總結如下:

SystemVerilog是硬件設計和驗證語言的IEEE行業(yè)標準。標準編號為IEEE 1800。SystemVerilog名稱將替換舊版Verilog名稱。SystemVerilog語言是原始Verilog硬件描述語言的完整超集。SystemVerilog是一種雙用途語言,用于描述數(shù)字硬件功能以及驗證測試臺。

f81d83a8-e634-11ec-ba43-dac502259ad0.png

硬件行為可以在幾個抽象級別上表示,從非常詳細的門級模型到非常抽象的事務級模型。本系列的重點是在寄存器傳輸級別(RTL)編寫SystemVerilog模型。RTL模型表示基于周期的行為,很少或根本沒有提及如何在硅中實現(xiàn)功能。

SystemVerilog RTL模型如果編碼正確,可以進行仿真和綜合,仿真使用用戶定義的測試臺將激勵應用于設計輸入,并驗證設計功能是否符合預期。仿真對SystemVerilog語言的使用沒有任何限制。綜合將抽象的RTL功能轉換為詳細的門級實現(xiàn)。綜合編譯器限制了可以使用哪些SystemVeriIog語言結構以及如何使用這些結構。Lint checker工具可用于檢查RTL模型是否符合綜合編譯器的限制。

接下來完整的介紹了SV的數(shù)據(jù)類型:網絡和變量類型,總結如下:

研究了SystemVerilog語言中預定義的內置類型和數(shù)據(jù)類型。重點是對編寫RTL模型有用的類型和數(shù)據(jù)類型,這些RTL模型將以最佳方式進行仿真和綜合。

SystemVerilog具有2-state和4-state數(shù)據(jù)類型。4-state數(shù)據(jù)類型的四值系統(tǒng)允許建模硬件行為值0、1和Z表示物理硬件。值X用于仿真不關心條件,其中設計工程師不關心物理硬件是否具有0或1值。仿真器還使用X值表示潛在問題,其中仿真無法確定實際邏輯門是否具有0、1或Z。SystemVerilog的2-state類型不應用于仿真硬件行為,因為它們沒有X值來表示仿真期間的潛在設計錯誤。

SystemVerilog網絡類型(如wire類型)用于將設計塊連接在一起。網絡始終使用4-state數(shù)據(jù)類型,并且當有多個源驅動同一網絡時,可以解析最終值。SystemVerilog變量類型用于接收賦值語句左側的值,并將存儲賦值=直到對變量進行另一次賦值。SystemVerilog有幾種網絡類型和變量數(shù)據(jù)類型。已經展示了聲明網絡和變量的語法,并討論了重要的語義規(guī)則。還討論了在RTL模型中如何正確使用這些不同的網絡和變量。

SystemVeriIog允許通過使用參數(shù)和localparam常量編寫可配置的模型。可以使用參數(shù)重寫(也稱為參數(shù)重新定義)為模塊的每個實例指定常數(shù)的唯一值。

f83e8846-e634-11ec-ba43-dac502259ad0.jpg

優(yōu)秀的 Verilog/FPGA開源項目介紹(二十二)- SystemVerilog常用可綜合IP模塊庫

談談Verilog和SystemVerilog簡史,F(xiàn)PGA設計是否需要學習SystemVerilog

SystemVerilog數(shù)字系統(tǒng)設計_夏宇聞 PDF

SystemVerilog(一)-RTL和門級建模

數(shù)字硬件建模-Verilog篇階段總結及SystemVerilog篇介紹

SystemVerilog(二)-ASIC和FPGA區(qū)別及建模概念

SystemVerilog(三)-仿真

f9c9b71c-e634-11ec-ba43-dac502259ad0.jpg

FPGA的綜合和約束的關系

SystemVerilog(五)-文本值

SystemVerilog(六)-變量

fa651176-e634-11ec-ba43-dac502259ad0.jpg

SystemVerilog(七)-網絡

fabb82ea-e634-11ec-ba43-dac502259ad0.jpg

數(shù)字硬件建模SystemVerilog(八)-端口聲明

f81d83a8-e634-11ec-ba43-dac502259ad0.png

現(xiàn)在介紹完前兩級的內容,后續(xù)將介紹最重要的一章-《用戶自定義類型和包》。有什么問題可以后臺留言。

原文標題:SystemVerilog-階段性總結(一)

文章出處:【微信公眾號:OpenFPGA】歡迎添加關注!文章轉載請注明出處。

審核編輯:彭靜
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1645

    文章

    22050

    瀏覽量

    618698
  • IEEE
    +關注

    關注

    7

    文章

    390

    瀏覽量

    48326
  • 寄存器
    +關注

    關注

    31

    文章

    5434

    瀏覽量

    124577
  • 硬件
    +關注

    關注

    11

    文章

    3484

    瀏覽量

    67519

原文標題:SystemVerilog-階段性總結(一)

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Vivado無法選中開發(fā)板的常見原因及解決方法

    對應的器件信息和約束文件(XDC),大大簡化工程初始化流程。然而,在某些情況下,我們可能會發(fā)現(xiàn) Vivado 的界面中無法選中目標開發(fā)板,導致只能手動選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發(fā)表于 07-15 10:19 ?447次閱讀
    Vivado無法選中開發(fā)板的常見原因及解決方法

    PCB Layout 約束管理,助力優(yōu)化設計

    本文重點PCBlayout約束管理在設計中的重要性Layout約束有助避免一些設計問題設計中可以使用的不同約束在PCB設計規(guī)則和約束管理方面,許多設計師試圖采用“一刀切”的方法,認為同
    的頭像 發(fā)表于 05-16 13:02 ?374次閱讀
    PCB Layout <b class='flag-5'>約束</b>管理,助力優(yōu)化設計

    PanDao:實際約束條件下成像系統(tǒng)的初始結構的生成

    摘要 :初始點的選擇對后續(xù)設計過程具有重大影響。除透鏡規(guī)格外,其它必要的實際約束條件也可能起到非常關鍵的作用。本研究采用“First Time Right”方法生成受約束的初始系統(tǒng),并運用
    發(fā)表于 05-07 08:57

    FPGA時序約束之設置時鐘組

    Vivado中時序分析工具默認會分析設計中所有時鐘相關的時序路徑,除非時序約束中設置了時鐘組或false路徑。使用set_clock_groups命令可以使時序分析工具不分析時鐘組中時鐘的時序路徑,使用set_false_path約束則會雙向忽略時鐘間的時序路徑
    的頭像 發(fā)表于 04-23 09:50 ?477次閱讀
    <b class='flag-5'>FPGA</b>時序<b class='flag-5'>約束</b>之設置時鐘組

    一文詳解Vivado時序約束

    Vivado的時序約束是保存在xdc文件中,添加或創(chuàng)建設計的工程源文件后,需要創(chuàng)建xdc文件設置時序約束。時序約束文件可以直接創(chuàng)建或添加已存在的約束文件,創(chuàng)建
    的頭像 發(fā)表于 03-24 09:44 ?3528次閱讀
    一文詳解Vivado時序<b class='flag-5'>約束</b>

    【國產FPGA必備教程】——紫光同創(chuàng)FPGA圖像視頻教程,適用于小眼睛FPGA盤古全系列開發(fā)板

    案例、時序約束及收斂方法等,教程內容豐富,從入門到應用提高,覆蓋紫光同創(chuàng)FPGA開發(fā)全流程,教程適用于小眼睛科技盤古系列、泰坦系列全開發(fā)套件。目前,小眼睛科技基于FPGA賽事配套紫光同創(chuàng)FPG
    發(fā)表于 02-19 15:44

    xilinx FPGA IOB約束使用以及注意事項

    xilinx FPGA IOB約束使用以及注意事項 一、什么是IOB約束 在xilinx FPGA中,IOB是位于IO附近的寄存器,是FPGA
    的頭像 發(fā)表于 01-16 11:02 ?918次閱讀
    xilinx <b class='flag-5'>FPGA</b> IOB<b class='flag-5'>約束</b>使用以及注意事項

    Design House與Fab的關系

    (Fab)形成互補關系。它負責芯片的功能設計與驗證,將最終設計成果交付晶圓廠進行制造。設計公司不直接參與生產,而是通過EDA(電子設計自動化)工具、算法優(yōu)化和設計規(guī)則約束,實現(xiàn)高效的芯片研發(fā)。 可以將Design House理解為“芯片建筑師”,而Fab是“芯片施工隊”。
    的頭像 發(fā)表于 01-07 09:59 ?865次閱讀

    時序約束一主時鐘與生成時鐘

    一、主時鐘create_clock 1.1 定義 主時鐘是來自FPGA芯片外部的時鐘,通過時鐘輸入端口或高速收發(fā)器GT的輸出引腳進入FPGA內部。對于賽靈思7系列的器件,主時鐘必須手動定義到GT
    的頭像 發(fā)表于 11-29 11:03 ?1409次閱讀
    時序<b class='flag-5'>約束</b>一主時鐘與生成時鐘

    Verilog vhdl fpga

    編程語言,熟悉時序約束、時序分析方法; 4.熟悉FPGA開發(fā)環(huán)境及仿真調試工具。 5.熟悉FPGA外部存儲控制器及數(shù)據(jù)傳輸接口,如E2PROM、FLASH、DDR等。有FPGA高速數(shù)據(jù)
    發(fā)表于 11-12 16:40

    常用時序約束使用說明-v1

    時序約束使用說明-v1 文章出處:【微信公眾號:易靈思FPGA技術交流】歡迎添加關注!文章轉載請注明出處。
    的頭像 發(fā)表于 11-01 11:06 ?575次閱讀

    如何優(yōu)化FPGA設計的性能

    優(yōu)化FPGA(現(xiàn)場可編程門陣列)設計的性能是一個復雜而多維的任務,涉及多個方面和步驟。以下是一些關鍵的優(yōu)化策略: 一、明確性能指標 確定需求 :首先,需要明確FPGA設計的性能指標,包括時鐘頻率
    的頭像 發(fā)表于 10-25 09:23 ?975次閱讀

    淺析綜合能耗監(jiān)測系統(tǒng)在大型園區(qū)的應用

    摘要:大型綜合園區(qū)已經成為多種能源消耗的重要區(qū)域,為了探索適用于大型綜合園區(qū)的綜合能耗監(jiān)測系統(tǒng),建立了綜合能耗監(jiān)測系統(tǒng)整體框架,提出了綜合
    的頭像 發(fā)表于 09-18 16:18 ?602次閱讀
    淺析<b class='flag-5'>綜合</b>能耗監(jiān)測系統(tǒng)在大型園區(qū)的應用

    電路的兩類約束指的是哪兩類

    電路的兩類約束通常指的是電氣約束和物理約束。這兩類約束在電路設計和分析中起著至關重要的作用。 一、電氣約束 電氣
    的頭像 發(fā)表于 08-25 09:34 ?2043次閱讀

    深度解析FPGA中的時序約束

    建立時間和保持時間是FPGA時序約束中兩個最基本的概念,同樣在芯片電路時序分析中也存在。
    的頭像 發(fā)表于 08-06 11:40 ?1409次閱讀
    深度解析<b class='flag-5'>FPGA</b>中的時序<b class='flag-5'>約束</b>