chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用多代 PCIe 構(gòu)建高性能互連

鳳求凰 ? 2022-07-21 09:59 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PCI Express 和對帶寬的渴望

作為將計(jì)算、嵌入式和定制主機(jī)處理器連接到“端點(diǎn)”外圍設(shè)備(例如以太網(wǎng)端口、USB 端口、視頻卡和存儲(chǔ)設(shè)備)的一種方式,PCI Express? (PCIe?) 已成為參考的高性能互連。利用高速串行通信,PCIe 提供高效的點(diǎn)對點(diǎn)連接,并通過增加通道數(shù)和信號(hào)傳輸速率,提供可擴(kuò)展的接口帶寬。

PCIe 1.0 規(guī)范于 2002 年發(fā)布,以每秒 2.5 千兆傳輸 (GT/s) 的速度運(yùn)行,總 x16 接口帶寬為 8GByte/s。隨著第二代 PCIe 2.0 規(guī)范的到來,帶寬隨后在 2006 年翻了一番,并在 2010 年再次將帶寬提高到 32GByte/s,以滿足包括高端 PC、游戲、企業(yè)計(jì)算和網(wǎng)絡(luò)。

pYYBAGLPCCSABjnFAA-uTv9xXzM195.png


PCI Express 已成為各種系統(tǒng)設(shè)計(jì)的參考高性能互連。
(來源:Diodes Inc.)

最近,基于云的服務(wù)(例如社交媒體和視頻流)的快速普及對大型數(shù)據(jù)中心內(nèi)的高速連接提出了新的和更苛刻的要求。

現(xiàn)在,隨著物聯(lián)網(wǎng)時(shí)代的到來,安裝在智能城市和基礎(chǔ)設(shè)施、智能工廠和其他工業(yè)資產(chǎn)、商業(yè)和住宅建筑以及用于健身和醫(yī)療跟蹤的可穿戴設(shè)備的聯(lián)網(wǎng)傳感器將為超大規(guī)模數(shù)據(jù)中心生成大量數(shù)據(jù),捕獲、存儲(chǔ)、處理和分析。這些力量正在推動(dòng)對下一代 PCIe 的需求,以有效地將數(shù)據(jù)中心服務(wù)器連接到高速以太網(wǎng)、網(wǎng)絡(luò)附加存儲(chǔ)和 AI 加速器。

聯(lián)網(wǎng)汽車將進(jìn)一步增加數(shù)據(jù)負(fù)載,增加實(shí)時(shí)壓力,以實(shí)現(xiàn)更高水平的自動(dòng)駕駛并最終實(shí)現(xiàn)全自動(dòng)駕駛汽車。在數(shù)據(jù)中心的背后,訓(xùn)練用于 AI 推理的神經(jīng)網(wǎng)絡(luò)是一項(xiàng)計(jì)算密集型任務(wù),它極大地暴露了外圍通信的瓶頸。

隨著這些各種因素現(xiàn)在發(fā)揮作用,PCIe 再次向前發(fā)展的時(shí)機(jī)已經(jīng)成熟。2017 年發(fā)布的 PCIe 4.0 緊隨其后的是 2019 年發(fā)布的 PCIe 5.0。圖 1 顯示了每個(gè) PCIe 版本提供的總速度。

poYBAGLPCDCAPxiqAALw78Dc7YI295.jpg


圖 1:PCIe 版本提供的總速度(來源:Diodes Inc.)

隨著領(lǐng)先的數(shù)據(jù)中心從 100Gb 以太網(wǎng)過渡到最新的 400Gb 規(guī)范,PCIe 5.0 有望得到廣泛應(yīng)用。在實(shí)踐中,PCIe 帶寬的增加或多或少與以太網(wǎng)速度的進(jìn)步保持同步,理想情況下保持兩種標(biāo)準(zhǔn)之間的平衡有助于避免性能瓶頸。

“傳統(tǒng)” PCI 標(biāo)準(zhǔn)保持最新

隨著 PCIe 5.0 產(chǎn)品開始進(jìn)入市場,并且隨著 PCI 特別興趣小組 (PCI-SIG) 最近宣布下一代 PCIe 6.0 將于 2021 年完成的工作已經(jīng)開始,PCIe 是性能的首選協(xié)議- 在可預(yù)見的未來,饑餓的外圍通信。

同時(shí),向后兼容性是 PCIe 沿襲的一個(gè)關(guān)鍵優(yōu)勢。由于 PCIe 規(guī)范沒有到期日期,因此幾代產(chǎn)品可以在市場上共存,甚至在同一個(gè)應(yīng)用程序中。這對系統(tǒng)設(shè)計(jì)人員來說是一個(gè)優(yōu)勢:雖然新一代 PCIe 不斷涌現(xiàn)以解決日益增長的帶寬需求,但早期的迭代繼續(xù)在個(gè)人計(jì)算、游戲以及一些企業(yè)計(jì)算和網(wǎng)絡(luò)應(yīng)用等大量場景中提供價(jià)值。

解決實(shí)施挑戰(zhàn)

各種 PCIe 代之間的向后兼容性使系統(tǒng)能夠在新芯片可用時(shí)受益于更高的傳輸速度,而設(shè)計(jì)更改最少。另一方面,不斷提高的信號(hào)速度會(huì)給信號(hào)裕量帶來額外壓力,并會(huì)增加設(shè)計(jì)復(fù)雜性。此外,顯然需要能夠橋接 PCIe 和從 PCIe 橋接的解決方案,不僅在傳統(tǒng)接口之間,而且在 USB 或圖形端口等其他接口之間。

為了應(yīng)對這些挑戰(zhàn),設(shè)計(jì)人員需要使用支持各種 PCIe 代的設(shè)備,例如時(shí)鐘發(fā)生器、時(shí)鐘緩沖器控制器、數(shù)據(jù)包交換機(jī)/橋、ReDriver? 芯片和高速多路復(fù)用器,如圖 2 所示。


圖2:Diodes Inc.提供的PCIe解決方案示例(來源:Diodes Inc.)

ReDriver芯片可以為提高高速系統(tǒng)中的信號(hào)完整性提供一種經(jīng)濟(jì)高效且方便的解決方案。使用均衡和預(yù)加重等技術(shù),通過引入最小延遲的輸出驅(qū)動(dòng)器,ReDriver補(bǔ)償傳輸線損耗,以恢復(fù)信號(hào)裕度并最小化抖動(dòng),以確保接收器的低誤碼率。與集成了時(shí)鐘和數(shù)據(jù)恢復(fù)等附加功能的重定時(shí)器相比,ReDriver引入了低延遲,相對經(jīng)濟(jì)且易于實(shí)現(xiàn)。圖2顯示了當(dāng)信號(hào)需要在較長的PCB軌道上驅(qū)動(dòng)時(shí),如到外部圖形卡或通過電纜到外部存儲(chǔ)器時(shí),如何使用PCIe ReDriver。這些ReDrivers完全向后兼容,支持所有以前的PCIe代。

網(wǎng)橋和交換機(jī)滿足各種類型的主機(jī)和終端設(shè)備之間的接口要求。包橋通常在OSI參考模型的兩層之間或兩個(gè)協(xié)議之間提供接口。圖2還顯示了如何使用網(wǎng)橋連接PCIe和傳統(tǒng)PCI標(biāo)準(zhǔn)(包括PCI-X),或USB端口或UART總線接口。分組交換機(jī)是多端口/多通道設(shè)備,通常用于將單個(gè)根復(fù)合體擴(kuò)展到多個(gè)具有多通道的端口,以訪問其他對等系統(tǒng),如外圍設(shè)備或線路卡。

除了具有各種端口配置和轉(zhuǎn)換能力的單個(gè)分組網(wǎng)橋和交換機(jī)外,PCIe分組交換機(jī)和PCIe-to-USB2.0網(wǎng)橋的功能還結(jié)合在設(shè)備中,例如Diodes Incorporated的PI7C9X442SL PCI Express to USB 2.0“swidge”。該多功能設(shè)備可以從一個(gè)PCIe x1上游端口扇出到兩個(gè)x1下游端口和四個(gè)USB 2.0端口,并允許系統(tǒng)主機(jī)處理器同時(shí)訪問多個(gè)PCIe和USB設(shè)備。

Diodes股份有限公司等公司可以提供無源雙向PCIe 1.0、PCIe 2.0或PCIe 3.0信號(hào)多路復(fù)用器/解復(fù)用器組合,以將單個(gè)PCIe通道連接到多個(gè)通道,以擴(kuò)展用于圖形或計(jì)算的帶寬。這些設(shè)備還可用于啟用單個(gè)多協(xié)議接口的連接。

時(shí)鐘緩沖器通??梢詫蝹€(gè)參考信號(hào)作為輸入并產(chǎn)生多個(gè)輸出,以便在 PCB 周圍更廣泛地分布。時(shí)鐘緩沖器 IC 提供多種配置,Diodes 提供專有的 PLL 設(shè)計(jì),確保抖動(dòng)保持在 PCIe 要求范圍內(nèi)。時(shí)鐘發(fā)生器可以生成具有極低輸出抖動(dòng)的特定頻率的時(shí)鐘信號(hào),使其適用于 PCIe 以及其他系統(tǒng)時(shí)鐘。設(shè)計(jì)人員可以找到各種合適的設(shè)備,例如 Diodes 的 1.8V PI6CG18xxx 和 1.5V PI6CG15xxx PCIe 4.0 時(shí)鐘發(fā)生器和 2 通道、4 通道和 8 通道配置的緩沖器,它們與所有先前的 PCIe 代兼容。通過在片上集成終端,這些器件在每個(gè)輸出端節(jié)省了四個(gè)外部電阻器,從材料清單中減少了多達(dá) 32 個(gè)組件。

結(jié)論

PCIe 是適用于從嵌入式和桌面計(jì)算到高帶寬數(shù)據(jù)中心連接和神經(jīng)網(wǎng)絡(luò)訓(xùn)練的應(yīng)用的首選高性能互連。設(shè)計(jì)人員可以利用早期 PCIe 標(biāo)準(zhǔn)的長使用壽命,以及舊版和下一代規(guī)范之間的向后兼容性,以經(jīng)濟(jì)高效的方式滿足各種系統(tǒng)要求。通過訪問包含橋接器、緩沖器、轉(zhuǎn)接驅(qū)動(dòng)器、開關(guān)和復(fù)用/解復(fù)用 IC 等功能的器件組合,設(shè)計(jì)人員可以為要求苛刻的應(yīng)用提供高效的解決方案。

審核編輯 黃昊宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • PCI
    PCI
    +關(guān)注

    關(guān)注

    5

    文章

    688

    瀏覽量

    133920
  • PCIe
    +關(guān)注

    關(guān)注

    16

    文章

    1438

    瀏覽量

    87942
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    從內(nèi)存接口到PCIe/CXL、以太網(wǎng)及光互連,高速互連芯片市場分析

    通信協(xié)議,通過信號(hào)處理、架構(gòu)優(yōu)化等方式,保障數(shù)據(jù)在各系統(tǒng)間高效、可靠傳輸。 高速互聯(lián)芯片 按技術(shù)類別區(qū)分,高速互連芯片主要分為三大類:內(nèi)存互連芯片、PCIe/CXL 互連芯片和以太網(wǎng)及
    的頭像 發(fā)表于 01-20 13:37 ?334次閱讀
    從內(nèi)存接口到<b class='flag-5'>PCIe</b>/CXL、以太網(wǎng)及光<b class='flag-5'>互連</b>,高速<b class='flag-5'>互連</b>芯片市場分析

    探索TS2PCIE412:高性能PCIe開關(guān)的技術(shù)剖析

    探索TS2PCIE412:高性能PCIe開關(guān)的技術(shù)剖析 在當(dāng)今的電子設(shè)備中,PCI Express(PCIe)總線的應(yīng)用越來越廣泛,而PCIe
    的頭像 發(fā)表于 01-14 15:00 ?125次閱讀

    SN75LVPE4410:高性能PCIe線性驅(qū)動(dòng)器的設(shè)計(jì)指南

    SN75LVPE4410:高性能PCIe線性驅(qū)動(dòng)器的設(shè)計(jì)指南 在高速數(shù)據(jù)傳輸?shù)念I(lǐng)域中,PCIe接口的應(yīng)用越來越廣泛,而信號(hào)傳輸?shù)馁|(zhì)量和距離則成為了工程師們關(guān)注的重點(diǎn)。今天,我們就來深入探討一款能夠
    的頭像 發(fā)表于 12-17 16:15 ?271次閱讀

    DS160PT801:高性能PCIe重定時(shí)器的卓越之選

    DS160PT801:高性能PCIe重定時(shí)器的卓越之選 在高速數(shù)據(jù)傳輸?shù)臅r(shí)代,PCIe技術(shù)在服務(wù)器、高性能計(jì)算等領(lǐng)域扮演著至關(guān)重要的角色。而DS160PT801作為一款
    的頭像 發(fā)表于 12-16 14:30 ?251次閱讀

    Amphenol ICC的PCIe? M.2 Gen 5卡邊緣連接器:高性能連接新選擇

    Amphenol ICC的PCIe? M.2 Gen 5卡邊緣連接器:高性能連接新選擇 在當(dāng)今高速發(fā)展的電子科技領(lǐng)域,數(shù)據(jù)傳輸速度和連接穩(wěn)定性是衡量設(shè)備性能的關(guān)鍵指標(biāo)。Amphenol ICC推出
    的頭像 發(fā)表于 12-15 10:05 ?366次閱讀

    Amphenol HD Express?:滿足PCIe? Gen 6需求的高性能互連系統(tǒng)

    Amphenol HD Express?:滿足PCIe? Gen 6需求的高性能互連系統(tǒng) 在當(dāng)今高速發(fā)展的電子科技領(lǐng)域,對于高性能、高密度互連
    的頭像 發(fā)表于 12-11 14:10 ?300次閱讀

    Xilinx高性能低延時(shí)8通道PCIe-DMA控制器IP,SGDMA,QDMA,CDMA,RDMA, V4L2驅(qū)動(dòng),高速視頻采集, 高速AD采集

    ,Multi-Channel PCIe QDMA Subsystem實(shí)現(xiàn)了使用DMA地址隊(duì)列的獨(dú)立通道、高性能Continous(CDMA)或Scather Gather DMA(SGDMA),提供FIFO
    發(fā)表于 12-11 11:07

    Amphenol PCIe? Gen 6 Mini Cool Edge IO連接器:下一高速互連解決方案

    Amphenol PCIe? Gen 6 Mini Cool Edge IO連接器:下一高速互連解決方案 在高速互連領(lǐng)域,Amphenol推出的P
    的頭像 發(fā)表于 12-10 11:10 ?344次閱讀

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟核控制器IP,純邏輯實(shí)現(xiàn),AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    ,具備獨(dú)立的數(shù)據(jù)寫入和讀取AXI4接口,不但適用高性能、順序訪問的應(yīng)用,也適用于隨機(jī)訪問的應(yīng)用,同時(shí)結(jié)合外部存儲(chǔ)器(比如DDR),使得Host端的數(shù)據(jù)訪問管理更加靈活。NVMe是基于PCIe之上的協(xié)議
    發(fā)表于 11-14 22:40

    PCIE723】青翼凌云科技基于 VU3P FPGA 的 100%全國產(chǎn)化高性能 PCIe 數(shù)據(jù)預(yù)處理載板

    PCIE723 是一款基于國產(chǎn) 16nm 工藝 FM9VU3P FPGA 的 PCIE 總線架構(gòu)的全國產(chǎn)化高性能數(shù)據(jù)預(yù)處理平臺(tái),板卡具有 1 個(gè) FMC+ (HPC)接口,1 路 PCIe
    的頭像 發(fā)表于 09-24 12:03 ?1332次閱讀
    【<b class='flag-5'>PCIE</b>723】青翼凌云科技基于 VU3P FPGA 的 100%全國產(chǎn)化<b class='flag-5'>高性能</b> <b class='flag-5'>PCIe</b> 數(shù)據(jù)預(yù)處理載板

    嵌入式接口通識(shí)知識(shí)之PCIe接口

    22根針腳用于供電,剩下的42根針腳是數(shù)據(jù)針腳。它通常用于需要中等帶寬的設(shè)備,例如某些存儲(chǔ)控制器、高性能網(wǎng)卡等。3.PCIe x8:PCIe x8接口有八個(gè)數(shù)據(jù)通道,插槽全長56mm,有98跟針腳,分為
    發(fā)表于 08-21 16:51

    PCIe協(xié)議分析儀能測試哪些設(shè)備?

    場景:監(jiān)測GPU與主機(jī)之間的PCIe通信,分析數(shù)據(jù)傳輸效率、延遲和帶寬利用率。 應(yīng)用價(jià)值:優(yōu)化大規(guī)模AI訓(xùn)練任務(wù)的數(shù)據(jù)加載和模型參數(shù)同步,例如在GPU系統(tǒng)中測試PCIe交換機(jī)的性能
    發(fā)表于 07-25 14:09

    【「算力芯片 | 高性能 CPU/GPU/NPU 微架構(gòu)分析」閱讀體驗(yàn)】+NVlink技術(shù)從應(yīng)用到原理

    帶來了總雙向帶寬160GB/s的通訊速率,遠(yuǎn)高于當(dāng)時(shí)的PCIe接口(實(shí)際比現(xiàn)在的PCIe5.0也還要快)。首的NVlink主要是增強(qiáng)了GPU到GPU的通信性能和GPU對系統(tǒng)內(nèi)存的訪問
    發(fā)表于 06-18 19:31

    使用樹莓派構(gòu)建 Slurm 高性能計(jì)算集群:分步指南!

    在這篇文章中,我將分享我嘗試使用樹莓派構(gòu)建Slurm高性能計(jì)算集群的經(jīng)歷。一段時(shí)間前,我開始使用這個(gè)集群作為測試平臺(tái),來創(chuàng)建一個(gè)更大的、支持GPU計(jì)算的高性能計(jì)算集群。我獲得了高性能計(jì)
    的頭像 發(fā)表于 06-17 16:27 ?1586次閱讀
    使用樹莓派<b class='flag-5'>構(gòu)建</b> Slurm <b class='flag-5'>高性能</b>計(jì)算集群:分步指南!

    PCIe 6.0時(shí)的測試挑戰(zhàn)和解決方案

    近年來,人工智能(AI)計(jì)算、云計(jì)算、邊緣計(jì)算等高性能應(yīng)用正在迎來井噴式增長。大模型訓(xùn)練(如 DeepSeek、GPT-4、Sora)對計(jì)算能力提出了前所未有的挑戰(zhàn),數(shù)據(jù)中心正在加速向 PCIe 6.0邁進(jìn),以滿足AI計(jì)算、存儲(chǔ)和高速
    的頭像 發(fā)表于 02-19 17:25 ?1807次閱讀
    <b class='flag-5'>PCIe</b> 6.0時(shí)<b class='flag-5'>代</b>的測試挑戰(zhàn)和解決方案