數(shù)字集成電路動態(tài)功耗優(yōu)化策略分析與評估
芯華章持續(xù)助力第四屆集成電路EDA設(shè)計精英挑戰(zhàn)賽，并邀請華南理工大學(xué)王小航教授帶來詳細(xì)的賽題解析，希望能夠幫助同學(xué)們更加從容應(yīng)對賽事，賽出水平！
?其中，VDD為電壓，C為等效電容，Tr為翻轉(zhuǎn)率，即單位時間內(nèi)邏輯門從0→1或從1→0的翻轉(zhuǎn)次數(shù)。我們可以把電壓和等效電容近似視為常數(shù)，對于不同的電路負(fù)載，統(tǒng)計其Tr，就可以計算動態(tài)功耗。
這道賽題的目的，就是讓大家通過VCD文件來統(tǒng)計一個電路負(fù)載的翻轉(zhuǎn)率。
如何得到翻轉(zhuǎn)率呢？我們回顧一下，在電路設(shè)計的時候，先設(shè)計其RTL（如verilog）代碼，并編寫testbench給出激勵進行測試，如下所示：
?用常見的仿真工具跑如上RTL代碼和testbench，可得到如下的輸出結(jié)果波形：
信號變化波形圖（芯華章科技股份有限公司-Fusion Debug 提供）
仿真工具可以把上述波形輸出VCD文件，類似：
?好，現(xiàn)在重點來了。給定VCD文件（其實就是波形的文本表示），我們就可以統(tǒng)計翻轉(zhuǎn)率，進而利用上述的功耗公式來計算動態(tài)功耗，它們之間的邏輯關(guān)系如下圖：
?在本賽題中，我們只關(guān)注如何從VCD文件（對應(yīng)波形）到翻轉(zhuǎn)率的解析。
?
?這樣，掃描完一個文件之后，各個變量隨時間變化的序列就存下來了。
?可以采用pthread或者openMP進行并行編程，需要注意線程間的同步和鎖機制。
1
賽題背景分析
低功耗設(shè)計是數(shù)字系統(tǒng)非常重要的考慮因素。為了支持低功耗設(shè)計，首先要對功耗進行計算。功耗可分為靜態(tài)功耗（漏電流引起）和動態(tài)功耗（門翻轉(zhuǎn)引起）。在本賽題中，我們主要考慮動態(tài)功耗的計算方法。 動態(tài)功耗的計算公式如下：
?其中，VDD為電壓，C為等效電容，Tr為翻轉(zhuǎn)率，即單位時間內(nèi)邏輯門從0→1或從1→0的翻轉(zhuǎn)次數(shù)。我們可以把電壓和等效電容近似視為常數(shù)，對于不同的電路負(fù)載，統(tǒng)計其Tr，就可以計算動態(tài)功耗。
這道賽題的目的，就是讓大家通過VCD文件來統(tǒng)計一個電路負(fù)載的翻轉(zhuǎn)率。
如何得到翻轉(zhuǎn)率呢？我們回顧一下，在電路設(shè)計的時候，先設(shè)計其RTL（如verilog）代碼，并編寫testbench給出激勵進行測試，如下所示：
?用常見的仿真工具跑如上RTL代碼和testbench，可得到如下的輸出結(jié)果波形：
信號變化波形圖（芯華章科技股份有限公司-Fusion Debug 提供）
仿真工具可以把上述波形輸出VCD文件，類似：
?好，現(xiàn)在重點來了。給定VCD文件（其實就是波形的文本表示），我們就可以統(tǒng)計翻轉(zhuǎn)率，進而利用上述的功耗公式來計算動態(tài)功耗，它們之間的邏輯關(guān)系如下圖：
?在本賽題中，我們只關(guān)注如何從VCD文件（對應(yīng)波形）到翻轉(zhuǎn)率的解析。
2
賽題要點解析
本賽題主要就是進行VCD文件的解析，然后根據(jù)題目的要求，得到不同的統(tǒng)計結(jié)果（如翻轉(zhuǎn)次數(shù)tc，信號邏輯值為1的時間t1, 信號邏輯值為0的時間t0，信號邏輯值為x的時間tx，以及信號邏輯值為1的概率又稱靜態(tài)概率sp）、某個時間窗口的統(tǒng)計結(jié)果、不同層次信號的統(tǒng)計結(jié)果。 因此，首先需要定義一些數(shù)據(jù)結(jié)構(gòu)表示信號時間序列，可以用數(shù)組或者vector等，將VCD文件讀取、解析為這些信號時間序列變量，再針對這些變量進行統(tǒng)計分析，得到所需的輸出。如下圖所示：
?2.1 VCD文件解析
VCD文件解析的思路如下：-
首先掃描文件頭，建立每個信號對應(yīng)的數(shù)組或者vector。
-
將VCD文件看作是不同時間段的信號改變，對于一個時間段，掃描各個變量的值的變化，記錄其變化，就構(gòu)成了時間序列。
?這樣，掃描完一個文件之后，各個變量隨時間變化的序列就存下來了。
2.2統(tǒng)計輸出
有了信號的時間序列值，可以根據(jù)題目要求打印統(tǒng)計結(jié)果。主要考慮幾方面：-
翻轉(zhuǎn)率等參數(shù)的計算，需要統(tǒng)計1和0的時間。
-
一個時間窗口的統(tǒng)計值，需要截取一個時間窗口進行計算。
-
層次化的信號，需要從文件中讀取信號間的層次關(guān)系進行計算。
2.3多核加速
在題目要求中提到了多核加速，假如你的電腦有多個核，就可以用多線程方式加速。多核加速的本質(zhì)是將任務(wù)劃分到多個線程，讓多個線程在多個核上同時運行從而提高計算速度。 加速方法有兩種，一種是將文件讀入到內(nèi)存，然后將不同的行分配到不同的核/線程來處理，我們稱之為橫向劃分；另外一種是將文件切分開分到不同的核，每個核處理文件的不同段，我們稱之為縱向劃分。
?可以采用pthread或者openMP進行并行編程，需要注意線程間的同步和鎖機制。
2.4文件處理
當(dāng)VCD文件很大時，為了減少一次性讀入占用太多內(nèi)存，可以每次讀入一部分文件存在內(nèi)存中，如用getline等函數(shù)每次讀一行等。3
建議解題步驟
1
對VCD的基本語法先熟悉一下，如信號名字的對應(yīng)關(guān)系，每一行表示什么含義等。
2
實現(xiàn)VCD文件到信號時間序列變量的轉(zhuǎn)換。這是一個文本逐行解析的過程。
3
寫統(tǒng)計分析的模塊，每個模塊對應(yīng)不同的統(tǒng)計需求，相對獨立。
4
學(xué)習(xí)pthread或openMP多線程編程，學(xué)習(xí)如何創(chuàng)建線程、線程間如何同步、加鎖等。
5
用pthread或openMP提高你的程序的效率，這里需要并行劃分程序。
6
嘗試一下不同的文件讀取速度和占用內(nèi)存情況，選擇一個占用內(nèi)存比較小的方式。
4
其它注意事項
大家在解題時還需要注意以下幾點： 1）不要輕易放棄，題目本身難度不大，已經(jīng)提煉成了算法題，前期的知識準(zhǔn)備要花點時間； 2）一定要積極參加培訓(xùn)，很多知識其實一點就透；在沒有相關(guān)背景積累的情況下學(xué)習(xí)會有一定的挑戰(zhàn)性，但也可以補充很多知識； 3）要遵循循序漸進、從易到難的解題思路，切不可貪大求全讓自己陷入到重重迷霧之中； 最后，預(yù)祝各位同學(xué)發(fā)揮出自己的水平，取得良好的成績。 審核編輯 ：李倩
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
集成電路
+關(guān)注
關(guān)注
5425文章
12070瀏覽量
368485 -
電壓
+關(guān)注
關(guān)注
45文章
5709瀏覽量
117969 -
等效電容
+關(guān)注
關(guān)注
0文章
18瀏覽量
8084
原文標(biāo)題：芯華章賽題解析：數(shù)字集成電路動態(tài)功耗優(yōu)化策略分析與評估
文章出處：【微信號：X-EPIC，微信公眾號：芯華章科技】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
華大九天Empyrean Liberal工具助力數(shù)字集成電路設(shè)計
數(shù)字集成電路設(shè)計中，單元庫和IP庫宛如一塊塊精心打磨的“積木”，是數(shù)字IC設(shè)計的重要基礎(chǔ)。從標(biāo)準(zhǔn)單元庫（Standard Cell）、輸入輸出接口（I/O Interface）、存儲器單元（如
新思科技攜手深圳大學(xué)助力數(shù)字集成電路人才培養(yǎng)
此前，2025年5月24日至27日, 新思科技受邀參與深圳大學(xué)電子與信息工程學(xué)院、IEEE電路與系統(tǒng)深圳分會聯(lián)合舉辦的“數(shù)字集成電路中后端設(shè)計流程與EDA工具實戰(zhàn)培訓(xùn)”。本次培訓(xùn)面向40余名集成電路
中國集成電路大全 接口集成電路
章內(nèi)容，系統(tǒng)地介紹了接口集成電路及其七大類別，詳細(xì)說明了每一類別所包括品種的特性、電路原理、參數(shù)測試和應(yīng)用方法。因為接口集成電路的類別多，而旦每類之間的聯(lián)系不如數(shù)字電路那樣密切，所以編
發(fā)表于 04-21 16:33
集成電路設(shè)計中靜態(tài)時序分析介紹
Analysis，STA）是集成電路設(shè)計中的一項關(guān)鍵技術(shù)，它通過分析電路中的時序關(guān)系來驗證電路是否滿足設(shè)計的時序要求。與動態(tài)仿真不同，ST
數(shù)字集成電路 Verilog 熟悉vivado FPGA微電子、電子工程
1、計算機、微電子、電子工程等相關(guān)專業(yè)碩士；
2、熟悉數(shù)字集成電路基本原理、設(shè)計技巧、設(shè)計流程及相關(guān)EDA工具；
3、精通Verilog語言，熟悉AMBA協(xié)議；
4、有FPGA開發(fā)或SOC設(shè)計經(jīng)驗優(yōu)先；
5、具有較強的獨立工作能力、良好的團隊合作精神。
發(fā)表于 02-11 18:03
新思科技攜手深圳大學(xué)推動集成電路設(shè)計領(lǐng)域發(fā)展
在當(dāng)今快速發(fā)展的科技時代，數(shù)字集成電路設(shè)計作為推動人工智能（AI）、5G通信和物聯(lián)網(wǎng)等先進技術(shù)的核心力量，正扮演著越來越重要的角色。為了幫助未來的工程師們更好地掌握這一領(lǐng)域的專業(yè)知識和技術(shù)，2024
如何進行ASIC集成電路性能優(yōu)化
ASIC（Application-Specific Integrated Circuit，應(yīng)用特定集成電路）集成電路性能優(yōu)化是一個復(fù)雜而關(guān)鍵的過程，涉及多個層面的技術(shù)和策略。以下是一些
東芝TC7WZ74FK的特點與應(yīng)用探討
的性能、節(jié)能效率和靈活性。本文旨在介紹TC7WZ74FK的關(guān)鍵特點，探討其潛在應(yīng)用，幫助工程師將其納入備選型號中。 TC7WZ74FK概述 TC7WZ74FK是由東芝設(shè)計的CMOS數(shù)字集成電路，提供高速運作、低功耗以及寬電壓范圍的操作能力。它是一款帶有預(yù)設(shè)和清除功能的D觸
74VHC00FT CMOS數(shù)字集成電路硅單片英文手冊
功能概述74VHC00FT 集成了四個獨立的 NAND 門，每個門都有兩個輸入。NAND 門是數(shù)字邏輯電路中的基本構(gòu)建模塊，只有當(dāng)所有輸入都為高時輸出為低。該芯片可以在各種設(shè)備中執(zhí)行邏輯操作，包括
發(fā)表于 11-05 10:25
?0次下載
什么是集成電路？有哪些類型？
集成電路，又稱為IC，按其功能結(jié)構(gòu)的不同，可以分為模擬集成電路、數(shù)字集成電路和數(shù)/?；旌?b class='flag-5'>集成電路三大類。
語音集成電路有哪些特點
各種應(yīng)用中都非常有用，包括智能手機、智能音箱、汽車導(dǎo)航系統(tǒng)、醫(yī)療設(shè)備和安全系統(tǒng)等。 以下是關(guān)于語音集成電路特點的分析： 集成度高 ：語音集成電路將多個功能
音響集成電路是數(shù)字集成電路嗎
音響集成電路（Audio Integrated Circuit，簡稱IC）是一種用于處理音頻信號的集成電路。它們可以是數(shù)字的，也可以是模擬的，具體取決于它們的設(shè)計和功能。 數(shù)字集成電路
TC7WZ74FK CMOS數(shù)字集成電路硅單片規(guī)格書
TC7WZ74FK是由東芝設(shè)計的CMOS數(shù)字集成電路，提供高速運作、低功耗以及寬電壓范圍的操作能力。它是一款帶有預(yù)設(shè)和清除功能的D觸發(fā)器，非常適用于多種數(shù)字應(yīng)用。主要特點和規(guī)格1. 寬電壓范圍
發(fā)表于 08-29 14:20
?0次下載
ic 電子元器件類型有哪些？
IC(Integrated Circuit，集成電路)電子元器件類型繁多，根據(jù)功能和結(jié)構(gòu)的不同，可以分為以下幾大類： 1. 數(shù)字集成電路(Digital IC) 數(shù)字集成電路主要用于數(shù)字
工商網(wǎng)監(jiān)
評論