FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。而且FPGA開發(fā)工程師是一個相對高薪的工作,學(xué)習(xí)的人也不少。然而對于剛?cè)腴T的初學(xué)者來說,總有一種無從下手的感覺。本文是來自一個資深FPGA工程師的自述,他從FPGA的的基礎(chǔ)知識開始介紹,提出學(xué)習(xí)FGPA需要注重的要點,并用自己的親身經(jīng)歷驗證和告誡廣大愛好者,經(jīng)驗都是從實踐中獲得,多動手才是王道。
深入了解FPGA廠商并掌握FPGA編程語言
談FPGA之前,先說說生產(chǎn)廠商吧。全球知名的FPGA生產(chǎn)廠商有:
2.Xilinx?開發(fā)平臺是ISE
3.Actel ,開發(fā)平臺是Libero
4.Lattice
5.Atmel
其中Altera作為世界老牌可編程邏輯器件的廠家,是可編程邏輯器件的發(fā)明者,開發(fā)軟件MAX+PLUSII和QuartusII。記得上學(xué)的時候用的用的就是altera的芯片,當(dāng)時的工具也是MAX,現(xiàn)在感覺當(dāng)時的軟件很強大了,現(xiàn)在感覺比較弱智了,下載FPGA就是用串口,當(dāng)時的時鐘速率也就是25M左右,用的是試驗箱,就是一個大箱子,里面有板子和說明,板子上還有8位數(shù)碼管和跳線,當(dāng)時感覺好神奇啊,現(xiàn)在感覺那是個垃圾、廢物,忘記是那個廠家了。
Xilinx是FPGA的發(fā)明者,擁有世界一半以上的市場,提供90%的高端65nmFPGA產(chǎn)品,開發(fā)軟件為ISE,其產(chǎn)品主要用于軍用和宇航。畢業(yè)后就是xilinx的,altera的很少用,大家一定問為什么,我也畢業(yè)的時候也是這樣問老大的,老大說altera的不好用,我也有點氣不忿兒,現(xiàn)在看來確實是這樣,總結(jié)幾點:
1:xilinx的資源豐富,新手會說很雜不容易用,但是如果上手之后,里面的資源確實會為你處理帶來方便,比如BUFG,IODELAY,ODDR,OBUFT等等這些小的資源,還有一些IPcore,altera的好像要少些。
2:xilinx邏輯量比較大,一些大容量的FPGA好像altera沒有這么大的,比如V5,V6,V7,K7,這些altera是遠(yuǎn)遠(yuǎn)沒有的。不過也帶來了隱患,比如說散熱。不過有一點xilinx好像沒有altera的做的好,那就是高速查分線,xilinx叫GTP,GTX,GTH,現(xiàn)在好像也區(qū)別不大了。
Altera和Xilinx主要生產(chǎn)一般用途FPGA,其主要產(chǎn)品采用RAM工藝。Actel主要提供非易失性FPGA,產(chǎn)品主要基于反熔絲工藝和FLASH工藝。
講到FPGA語言就不得不講verilog 和VHDL,本人大學(xué)學(xué)的是VHDL,工作就一直在用VHDL。我覺得veilog更接近底層,關(guān)鍵是更接近C,所以被FPGA工程師所喜歡。HDL特別是Verilog HDL得到在第一線工作的設(shè)計工程師的特別青睞,不僅因為HDL與C語言很相似,學(xué)習(xí)和掌握它并不困難,更重要的是它在復(fù)雜的SOC的設(shè)計上所顯示的非凡性能和可擴展能力。在學(xué)習(xí)HDL語言時,筆者認(rèn)為先學(xué)習(xí)VerilogHDL比較好:一是容易入門;二是接受Verilog HDL代碼做后端芯片的集成電路廠家比較多,現(xiàn)成的硬核、固核和軟核比較多。
實現(xiàn)起來,veilog更容易實現(xiàn)。比如說要例化多個模塊,我們就可以用for語句,并且這個是可綜合的。我們在申明總線時,由于比較繁瑣的語句的時候,稍不注意還會有書寫錯誤。
我們都知道FPGA一般作為主控芯片,I2C也一般是做主設(shè)備。但是大家有沒有遇到過做從設(shè)備的情況,從設(shè)備穩(wěn)定嗎?一般情況下,I2C做從設(shè)備是不好做的,特別是做大容量的從設(shè)備。I2C看起來簡單,但是里面還有很多問題,如果我們只考慮簡單的7為device address,8 bit register address,數(shù)據(jù)讀寫位也是簡單的8bit的話,另外讀寫只是簡單的I2C interface的話,還簡單些。
如果要考慮大容量的,如16bit的設(shè)備地址,讀的情形考慮到簡單的接口外還要考慮有restart的情況,就不好做了,如果要考慮的再細(xì)一點,特別是做圖像處理的話,讀寫EDID的時候有個搜索device設(shè)備的過程,這種情形恐怕做好的就不容易了。
如果你是大廠商,像一些AT的ROM,F(xiàn)lash等公司,做的也是巨爛,我們用他們的芯片,用ARM訪問也是會有一些問題,就是他們考慮的不太周全。像一些圖像驅(qū)動的廠商,做的I2C相對來說還好些;通信設(shè)備的I2C寫的也是很差,控制起來比較麻煩,像一些光纖收發(fā)器的廠商,也就是光模塊的廠商,有的時候你用ARM等標(biāo)準(zhǔn)設(shè)備訪問的時候,也會有一些問題。所以你如果要做個I2C的從設(shè)備的話,要考慮的周全一些,這樣我們的芯片健壯性就會比較高。
做FPGA代碼,其中一個最重要的步驟,那就是仿真。仿真簡單的說,就是驗證代碼是否正確。里面就包含了很多仿真的東西,測試平臺的搭建,庫的建立等等。最讓我們忽略的恐怕就是線延時了。有的時候我們仿真正確,但是加載到FPGA里面就不正確了,這是為什么呢?你忽略了一個問題,那就是線延時。你的接口從FPGA到接口芯片肯定鋪銅線過去了,中間這段走線是有延時。所以在我們仿真的時候,測試平臺要在庫和頂層之間加上一定的延時。這樣來保證我們代碼的正確。
精品來自于于千錘百煉 要不斷的發(fā)現(xiàn)問題才能解決問題
如果我們用FPGA只是做個小程序?qū)嶒瀸嶒炍覀兊墓δ埽瑧?yīng)該說還是比較容易的;如果我們用FPGA作產(chǎn)品,那么你要考慮的要很多,有的時候你覺得你的代碼很完美,實驗也沒啥問題,那么你有沒有讓你的程序跑一年甚至是更遠(yuǎn)時間,你有沒有把你的程序放在各種環(huán)境下實驗。如果說你認(rèn)為這是芯片的問題和你的程序沒有關(guān)系,這就大錯特錯了。這些最終考究的就是你的代碼的健壯性,也就是說的精品來自于千錘百煉。
這里我們談?wù)凢PGA需要注意的兩點:
1:調(diào)試各類驅(qū)動芯片;如果做通信的話,有各種通信芯片,主要包括PHY芯片,通信交換芯片,光纖驅(qū)動芯片等,各類芯片。另外還有各種通信接口。這些接口和芯片需要時間去調(diào)試和積累,這些不是在論壇上能完成的,這個過程是要在實驗室來完成的。
2:定位FPGA的位置,F(xiàn)PGA要了解的大部分不是FPGA知識,而是硬件知識和軟件知識,這是因為FPGA的位置是FPGA的硬件和軟件的橋梁。首先要了解硬件,大部分做FPGA不太關(guān)注硬件問題,都認(rèn)為硬件不是FPGA的問題,這就大錯特錯了,硬件設(shè)計的好壞直接影響到FPGA工作的質(zhì)量。
親身經(jīng)歷驗證對任何問題要有懷疑自我的精神
先描述下邏輯:FPGA實現(xiàn)一個邏輯,每按下一個按鈕(邏輯做了消抖),出現(xiàn)10個200ns的脈沖,然后通過示波器抓輸出波形,示波器出發(fā)條件,設(shè)置自動觸發(fā)(上升沿)或者條件觸發(fā)<1ms都試過。
問題出現(xiàn):每次按下按鈕,不是每次都能在示波器看到脈沖波形,大概按下10次會有1-2次示波器抓不到波形!首先我懷疑是我做的邏輯問題,這個樓主一貫的風(fēng)格,先懷疑自己,驗證自己沒有問題了再懷疑相關(guān),而不是想當(dāng)然說自己這個沒問題那個沒問題,我覺得這點很重要,就是懷疑精神,我發(fā)現(xiàn)設(shè)計工程師都想把自己推的一干二凈,說自己的沒有問題,我覺得出現(xiàn)問題任何地方都是值得懷疑的,先去檢查自己,不是說自己沒問題就沒有問題的,如果后來證明是自己的問題,這不相當(dāng)于自己打自己的臉嗎!總結(jié)一點:要有懷疑精神,所有相關(guān)的都是值得懷疑的。
回歸正題,然后我用chipesope抓到是輸出邏輯有波形,但是示波器上看不到,出現(xiàn)這種情況大家會怎么做?我輸出邏輯沒有問題后,我就想是不是IO的驅(qū)動能力,因為我外面直接用示波器測量的,是不是沒有負(fù)載,所有輸出不正常,基于這點,然后我把輸出的邏輯再接入到FPGA某一輸入管腳,然后又寫著一段程序,檢測輸入是不是有信號過來,然后做了計數(shù)之類,結(jié)果發(fā)現(xiàn),當(dāng)示波器沒有波形的時候,輸入的信號也有,計數(shù)也正常。出現(xiàn)這種情況大家會怎么做?
是不是同一芯片的問題,然后我把這個輸出的管腳飛線到另外一個芯片,當(dāng)示波器沒有波形的時候,另外一個芯片輸入的信號也有!
基于以上測試,我大膽預(yù)測是示波器的問題,也不能說是示波器的問題吧,估計是沒有這種的應(yīng)用場景。然后我有試了另外一家的芯片,寫上同樣的邏輯,測試結(jié)果一樣。做了這么多試驗,也證明了,就是示波器沒有這樣的場景。用的示波器是泰克的2032等,試了他的兩款表,都是如此,不是黑他的表,我估計所有的表也都是如此。
經(jīng)驗是從實踐中獲得 多動手才是王道
FPGA新手總是覺得FPGA無從下手,也不知道該如何下手。包括剛開始做FPGA開發(fā)時候的我,也是如此。針對這種情況,我還是勸新手們,多做點試驗,多有點想法,然后試著寫些小的程序,然后再FPGA上驗證功能,如果不是你想要的,那就再調(diào)試,慢慢的你就學(xué)習(xí)到一些實踐的東西。因為最終FPGA不是理論,他要靠實踐來完成,你才知道哪些是對的哪些是錯的。光靠書本不去試驗肯定是不行的,所以勸大家多動動手。
目前覺得fpga的發(fā)展方向:1:接口統(tǒng)一化,類似于AXI系接口;2:硬件語言軟件化;3:系統(tǒng)化。以后fpga開發(fā)難度會越來越下降,也是技術(shù)開發(fā)的方向。擱在幾年前,硬件很吃香,現(xiàn)在幾乎不需要硬件工程師。其實也不是不需要,而是硬件越來越標(biāo)準(zhǔn)化,一個行業(yè)越來越標(biāo)準(zhǔn),說明開發(fā)的難度也隨之降低。
做開發(fā),心態(tài)問題很重要,什么人適合做研發(fā),什么人適合做銷售。我覺得這個是勉強不來的。有的人做銷售,不需要什么技術(shù)和技巧,因為他從小就能說會道,周邊的人都比較喜歡,和別人溝通,交際這方面比較擅長。如果是這樣的人,就適合做銷售和行政之類,和別人打交道的工作。如果你讓這些人做技術(shù),他坐不住,處處感覺別扭。有的人做研究,我覺得同樣也不需要太多的技術(shù),因為他從小就沉默寡言,喜歡發(fā)呆思考問題,數(shù)理化總能不怎么學(xué)都能考試高分,但是如果家里來了親戚,確害羞的不愛說話,也就是人們常說的木訥,這些人適合做技術(shù)。如果你讓這些人做銷售,單子估計一個也接不到。所以我覺得不管做什么,根絕自己的性格找到合適的工作,這樣身心愉悅!
審核編輯 :李倩
-
FPGA
+關(guān)注
關(guān)注
1645文章
22050瀏覽量
618564 -
邏輯器件
+關(guān)注
關(guān)注
0文章
90瀏覽量
20407 -
編程語言
+關(guān)注
關(guān)注
10文章
1956瀏覽量
36665
原文標(biāo)題:FPGA工程師自述:實踐中獲得經(jīng)驗 多動手才是王道
文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設(shè)計論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
【經(jīng)驗分享】玩轉(zhuǎn)FPGA串口通信:從“幻覺調(diào)試”到代碼解析

FPGA與ASIC的區(qū)別 FPGA性能優(yōu)化技巧
玩轉(zhuǎn)FPGA必備的基礎(chǔ)知識
Verilog vhdl fpga
FPGA與ASIC的優(yōu)缺點比較
FPGA加速深度學(xué)習(xí)模型的案例
FPGA編程語言的入門教程
FPGA芯片架構(gòu)和資源有深入的理解,精通Verilog HDL、VHDL
為什么FPGA屬于硬件,還需要搞算法?
深入了解PCI轉(zhuǎn)XMC載板轉(zhuǎn)接卡
國產(chǎn)FPGA的發(fā)展前景是什么?
技術(shù)干貨驛站 ▏深入理解C語言:掌握程序結(jié)構(gòu)知識

評論