chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用開源verilog仿真工具進(jìn)行文件的編譯和仿真

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-11-21 09:40 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一、本文將介紹如何使用Icarus Verilog+GTKWave來進(jìn)行verilog文件的編譯和仿真。

Icarus VerilogIcarus Verilog極其小巧,支持全平臺Windows+Linux+MacOS,并且源代碼開源。通過tb文件可以生成對應(yīng)的仿真波形數(shù)據(jù)文件。

通過GTKWave可以查看仿真波形圖,支持將Verilog轉(zhuǎn)換為VHDL文件。

1.安裝iverilog:

sudoapt-getinstalliverilog
16c6b932-692f-11ed-8abf-dac502259ad0.png

安裝完成查看版本

iverilog-v

2.安裝gtkwave:

sudoapt-getinstallgtkwave
16e0ff72-692f-11ed-8abf-dac502259ad0.png

安裝完成查看版本

gtkwave-v
16ec9bac-692f-11ed-8abf-dac502259ad0.png

tb中添加:

170633fa-692f-11ed-8abf-dac502259ad0.png

3.編譯:

進(jìn)入文件目錄,輸入命令:

iverilog*.v
171ad03a-692f-11ed-8abf-dac502259ad0.png

編譯完成出現(xiàn).out文件

173886fc-692f-11ed-8abf-dac502259ad0.png

生成.vcd文件

vppa.out
1748ecae-692f-11ed-8abf-dac502259ad0.png

執(zhí)行后產(chǎn)生的文件如下:

175ac3b6-692f-11ed-8abf-dac502259ad0.png

4.用GTKWave打開VCD文件:

gtkwaveglitch.vcd
17673e8e-692f-11ed-8abf-dac502259ad0.png

執(zhí)行完成后,彈出界面

1818c398-692f-11ed-8abf-dac502259ad0.png

添加波形的時候卡死,可能是glitch.vcd文件太大;

182a7264-692f-11ed-8abf-dac502259ad0.png

解決:

gtkwave,icarus支持vcd,lxt,lxt2 dump.

vcd通用但vcd dump太大,gtkwave不能很好的查看波形,導(dǎo)致崩潰。

所以最好之前用lxt或?qū)cd轉(zhuǎn)化為lxt格式。lxt格式是gtkwave的專用格式。

cpglitch.vcdglitch.lxt

添加波形

18385bfe-692f-11ed-8abf-dac502259ad0.png184e4702-692f-11ed-8abf-dac502259ad0.png

5.Verilog轉(zhuǎn)換為VHDL

將glitch.v文件轉(zhuǎn)換為VHDL文件glitch.vhd

iverilog-tvhdl-oglitch.vhdglitch.v

審核編輯:郭婷


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 仿真
    +關(guān)注

    關(guān)注

    52

    文章

    4356

    瀏覽量

    137224
  • Verilog
    +關(guān)注

    關(guān)注

    30

    文章

    1368

    瀏覽量

    113495

原文標(biāo)題:開源verilog仿真工具 | iverilog+GTKWave

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    摩爾線程發(fā)布大模型訓(xùn)練仿真工具SimuMax v1.0

    近日,摩爾線程正式發(fā)布并開源大模型分布式訓(xùn)練仿真工具SimuMax 1.0版本。該版本在顯存和性能仿真精度上實現(xiàn)突破性提升,同時引入多項關(guān)鍵功能,進(jìn)一步增強(qiáng)了模型兼容性、靈活性與用戶體
    的頭像 發(fā)表于 09-11 18:19 ?2135次閱讀
    摩爾線程發(fā)布大模型訓(xùn)練<b class='flag-5'>仿真</b><b class='flag-5'>工具</b>SimuMax v1.0

    KiCad電路仿真簡易教程

    “ ?KiCad作為一款功能強(qiáng)大的開源EDA軟件,不僅能進(jìn)行原理圖設(shè)計和PCB布局,還集成了強(qiáng)大的電路仿真功能。通過其內(nèi)置的? ngspice? 仿真引擎,工程師可以在設(shè)計早期驗證電路
    的頭像 發(fā)表于 09-09 11:19 ?7151次閱讀
    KiCad電路<b class='flag-5'>仿真</b>簡易教程

    ESP32驅(qū)動SPIFFS進(jìn)行文件操作

    本篇文章介紹如何在ESP32開發(fā)板上使用SPIFFS(SPI Flash File System)進(jìn)行文件操作??聪氯绾纬跏蓟疭PIFFS文件系統(tǒng)、讀取文件、列出文件、刪除
    的頭像 發(fā)表于 08-05 18:11 ?3133次閱讀
    ESP32驅(qū)動SPIFFS<b class='flag-5'>進(jìn)行文件</b>操作

    EasyGo 實時仿真丨DeskSim 核心實用工具

    仿真
    森木磊石
    發(fā)布于 :2025年07月17日 18:46:34

    新品 | 服務(wù):InfineonSpice 離線仿真工具

    新品服務(wù):InfineonSpice離線仿真工具InfineonSpice是一款功能齊全的模擬電路仿真器,可免費(fèi)進(jìn)行直流和OP仿真。這款基于
    的頭像 發(fā)表于 04-30 18:21 ?546次閱讀
    新品 | 服務(wù):InfineonSpice 離線<b class='flag-5'>仿真</b><b class='flag-5'>工具</b>

    大規(guī)模硬件仿真系統(tǒng)的編譯挑戰(zhàn)

    大規(guī)模集成電路設(shè)計的重要工具。然而,隨著設(shè)計規(guī)模的擴(kuò)大和復(fù)雜度的增加,硬件仿真系統(tǒng)的編譯過程面臨著諸多挑戰(zhàn)。本文旨在探討基于FPGA的硬件仿真系統(tǒng)在
    的頭像 發(fā)表于 03-31 16:11 ?1078次閱讀
    大規(guī)模硬件<b class='flag-5'>仿真</b>系統(tǒng)的<b class='flag-5'>編譯</b>挑戰(zhàn)

    FPGA Verilog HDL語法之編譯預(yù)處理

    的語句)。Verilog HDL編譯系統(tǒng)通常先對這些特殊的命令進(jìn)行“預(yù)處理”,然后將預(yù)處理的結(jié)果和源程序一起在進(jìn)行通常的編譯處理。
    的頭像 發(fā)表于 03-27 13:30 ?894次閱讀
    FPGA <b class='flag-5'>Verilog</b> HDL語法之<b class='flag-5'>編譯</b>預(yù)處理

    芯片封裝需要進(jìn)行哪些仿真?

    全球的封裝設(shè)計普及率和產(chǎn)能正在不斷擴(kuò)大。封裝產(chǎn)能是一個方面,另一方面是在原型基板和封裝上投入資源之前,進(jìn)行測試和評估的需求。這意味著設(shè)計人員需要利用仿真工具來全面評估封裝基板和互連。異構(gòu)集成
    的頭像 發(fā)表于 02-14 16:51 ?1141次閱讀
    芯片封裝需要<b class='flag-5'>進(jìn)行</b>哪些<b class='flag-5'>仿真</b>?

    模擬IC設(shè)計中Spectre和HSPICE仿真工具的起源、差別和優(yōu)劣勢

    本文詳細(xì)介紹了在模擬集成電路的設(shè)計與仿真領(lǐng)域中Spectre和HSPICE兩款仿真工具的起源、差別和優(yōu)劣勢。 在模擬集成電路的設(shè)計與仿真領(lǐng)域,Spectre和HSPICE是兩款具有廣泛
    的頭像 發(fā)表于 01-03 13:43 ?2438次閱讀

    車載總線監(jiān)控分析及仿真工具 - VBA

    INTEWORK-VBA(Vehicle Bus Analyzer)車載總線監(jiān)控分析及仿真工具,是由經(jīng)緯恒潤自主研發(fā)的一款專業(yè)、易用的車載總線工具。VBA集監(jiān)控分析、節(jié)點仿真、測量標(biāo)定
    的頭像 發(fā)表于 01-02 17:00 ?1064次閱讀
    車載總線監(jiān)控分析及<b class='flag-5'>仿真</b><b class='flag-5'>工具</b> - VBA

    Verilog 電路仿真常見問題 Verilog 在芯片設(shè)計中的應(yīng)用

    。然而,在實際應(yīng)用中,設(shè)計師可能會遇到各種問題,這些問題可能會影響仿真的準(zhǔn)確性和設(shè)計的可靠性。 Verilog電路仿真常見問題 仿真環(huán)境的搭建問題
    的頭像 發(fā)表于 12-17 09:53 ?1457次閱讀

    Verilog 測試平臺設(shè)計方法 Verilog FPGA開發(fā)指南

    Verilog設(shè)計的仿真需求。 編寫測試文件 : 編寫Verilog測試文件,對設(shè)計的各個模塊進(jìn)行
    的頭像 發(fā)表于 12-17 09:50 ?1404次閱讀

    基于EasyGo Vs工具包和Nl veristand軟件進(jìn)行的永磁同步電機(jī)實時仿真

    、航空航天和能源電力等實時測試和驗證至關(guān)重要的行業(yè)。 本篇內(nèi)容主要介紹基于EasyGo Vs 工具包和Nl veristand軟件進(jìn)行的永磁同步電機(jī)(PMSM)實時仿真。 PMSM實時仿真
    的頭像 發(fā)表于 11-27 11:28 ?1332次閱讀
    基于EasyGo Vs<b class='flag-5'>工具</b>包和Nl veristand軟件<b class='flag-5'>進(jìn)行</b>的永磁同步電機(jī)實時<b class='flag-5'>仿真</b>

    芯片后仿真要點

    sign-off,寫出SDF3.0用以后仿真,搭建后仿真的驗證環(huán)境,添加sc/io/macro的verilog model,仿真輸出VCD給Redhawk/Voltus做功耗/IR D
    的頭像 發(fā)表于 10-23 09:50 ?2291次閱讀
    芯片后<b class='flag-5'>仿真</b>要點

    Efinity FIFO IP仿真問題 -v1

    Efinity目前不支持聯(lián)合仿真,只能通過調(diào)用源文件仿真。 我們生成一個fifo IP命名為fifo_sim 在Deliverables中保留Testbench的選項。 在IP的生成目錄下會有以下
    的頭像 發(fā)表于 10-21 11:41 ?1920次閱讀
    Efinity FIFO IP<b class='flag-5'>仿真</b>問題 -v1