分享幾個畫時序圖的軟件,一些通信協(xié)議,如I2C、SPI、UART、MIPI等,都會涉及到時序。
1、TimeGen
TimeGen是一款專門用于繪制時序圖的軟件,繪圖后可直接選中復制到WORD文檔中就是矢量圖,能夠快速生成時序圖。
畫時鐘
畫總線
TimeGen支持將時序圖轉(zhuǎn)為ASCII,然后復制到Verilog/VHDL的文件中。
2、AndyTiming
AndyTiming用符號代碼代表單位時間內(nèi)的波形。
AndyTiming的波形清晰,可以導出BMP格式圖片,保存為.atd文件,下次可以直接調(diào)用。 添加文字方便,但等號必須對齊,手動對齊有點不方便。
3、TimingDesigner
TimingDesigner比上面兩種更專業(yè),也會更復雜一些。 既可以用于系統(tǒng)級的設(shè)計,用于時序分析和文檔編制,也用于ASIC/FPGA設(shè)計中,用于接口規(guī)范,以及創(chuàng)建SDC時序約束。
4、WaveDrom
WaveDrom是一個基于js的畫時序圖的工具,比AbdyTiming功能強大,畫的也更漂亮,不過有點復雜,可以在線畫,也可以下載本地版本。
希望對你有幫助 ~
審核編輯 :李倩
-
通信協(xié)議
+關(guān)注
關(guān)注
28文章
1064瀏覽量
41660 -
時序圖
+關(guān)注
關(guān)注
2文章
61瀏覽量
22839
原文標題:畫時序圖的四個好用的工具~
文章出處:【微信號:嵌入式情報局,微信公眾號:嵌入式情報局】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
不知道怎么畫原理圖了

FPGA時序約束之設(shè)置時鐘組

一文詳解Vivado時序約束

DLPC3479燒錄時序后,左右投圖不一致是什么原因?
集成電路設(shè)計中靜態(tài)時序分析介紹
請教ADS1292時序問題
ADS1263工作時序與手冊不一致怎么解決?
ADS8698有上電時序要求嗎?
ADS1278時序紊亂是什么原因?qū)е碌模?/a>
aic3253的I2S完整的時序圖及接口協(xié)議如何設(shè)置?
瀚海微SD NAND之SD 協(xié)議(42)SPI總線時序

評論