chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

分享幾個畫時序圖的軟件

嵌入式情報局 ? 來源:嵌入式情報局 ? 作者:嵌入式情報局 ? 2022-11-21 11:36 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

分享幾個畫時序圖的軟件,一些通信協(xié)議,如I2C、SPI、UART、MIPI等,都會涉及到時序。

1、TimeGen

TimeGen是一款專門用于繪制時序圖的軟件,繪圖后可直接選中復制到WORD文檔中就是矢量圖,能夠快速生成時序圖。

9ad5c916-68df-11ed-8abf-dac502259ad0.png

時鐘

9ae46e94-68df-11ed-8abf-dac502259ad0.png

畫總線

9af122a6-68df-11ed-8abf-dac502259ad0.png

TimeGen支持將時序圖轉(zhuǎn)為ASCII,然后復制到Verilog/VHDL的文件中。

2、AndyTiming

AndyTiming用符號代碼代表單位時間內(nèi)的波形。

9b03b2a4-68df-11ed-8abf-dac502259ad0.png

9b0fe434-68df-11ed-8abf-dac502259ad0.png

9b1c5944-68df-11ed-8abf-dac502259ad0.png

9b292b9c-68df-11ed-8abf-dac502259ad0.png

9b36dc06-68df-11ed-8abf-dac502259ad0.png

AndyTiming的波形清晰,可以導出BMP格式圖片,保存為.atd文件,下次可以直接調(diào)用。 添加文字方便,但等號必須對齊,手動對齊有點不方便。

3、TimingDesigner

TimingDesigner比上面兩種更專業(yè),也會更復雜一些。 既可以用于系統(tǒng)級的設(shè)計,用于時序分析和文檔編制,也用于ASIC/FPGA設(shè)計中,用于接口規(guī)范,以及創(chuàng)建SDC時序約束。

9b472dae-68df-11ed-8abf-dac502259ad0.png

9b54d008-68df-11ed-8abf-dac502259ad0.png

4、WaveDrom

WaveDrom是一個基于js的畫時序圖的工具,比AbdyTiming功能強大,畫的也更漂亮,不過有點復雜,可以在線畫,也可以下載本地版本。

9b64f5be-68df-11ed-8abf-dac502259ad0.png

希望對你有幫助 ~

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 通信協(xié)議
    +關(guān)注

    關(guān)注

    28

    文章

    1064

    瀏覽量

    41660
  • 時序圖
    +關(guān)注

    關(guān)注

    2

    文章

    61

    瀏覽量

    22839

原文標題:畫時序圖的四個好用的工具~

文章出處:【微信號:嵌入式情報局,微信公眾號:嵌入式情報局】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    歐/美標直流充電樁控制時序講解

    直流充電樁控制時序
    的頭像 發(fā)表于 06-30 09:22 ?796次閱讀
    歐/美標直流充電樁控制<b class='flag-5'>時序</b>講解

    不知道怎么原理

    某天,某實驗室,幾位工程師在討論《原理設(shè)計規(guī)范》。一秒之前還很和諧,下一秒討論原理怎么的時候,大家的意見就分歧很大了。類似于“豆?jié){是喝甜的還是咸的”、“粽子里面是放棗子還是放肉”。原來
    的頭像 發(fā)表于 04-30 18:40 ?676次閱讀
    不知道怎么<b class='flag-5'>畫</b>原理<b class='flag-5'>圖</b>了

    FPGA時序約束之設(shè)置時鐘組

    Vivado中時序分析工具默認會分析設(shè)計中所有時鐘相關(guān)的時序路徑,除非時序約束中設(shè)置了時鐘組或false路徑。使用set_clock_groups命令可以使時序分析工具不分析時鐘組中時
    的頭像 發(fā)表于 04-23 09:50 ?816次閱讀
    FPGA<b class='flag-5'>時序</b>約束之設(shè)置時鐘組

    數(shù)字電路—22、時序邏輯電路

    時序電路的邏輯功能可用邏輯表達式、狀態(tài)表、卡諾、狀態(tài)、時序和邏輯6種方式表示,這些表示方
    發(fā)表于 03-26 15:03

    一文詳解Vivado時序約束

    Vivado的時序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計的工程源文件后,需要創(chuàng)建xdc文件設(shè)置時序約束。時序約束文件可以直接創(chuàng)建或添加已存在的約束文件,創(chuàng)建約束文件有兩種方式:Constraints Wizard和Edit T
    的頭像 發(fā)表于 03-24 09:44 ?4113次閱讀
    一文詳解Vivado<b class='flag-5'>時序</b>約束

    DLPC3479燒錄時序后,左右投不一致是什么原因?

    設(shè)備燒錄時序后,出現(xiàn)左右投不一致(左橫右豎)的情況。燒錄后是有重新啟動的,而且在同一臺電腦上重復了多次還是這樣(進度條有提示燒錄完成)。換一臺電腦重新燒錄時序后,投正常。 請問這
    發(fā)表于 02-21 08:11

    集成電路設(shè)計中靜態(tài)時序分析介紹

    本文介紹了集成電路設(shè)計中靜態(tài)時序分析(Static Timing Analysis,STA)的基本原理、概念和作用,并分析了其優(yōu)勢和局限性。 ? 靜態(tài)時序分析(Static Timing
    的頭像 發(fā)表于 02-19 09:46 ?1024次閱讀

    請教ADS1292時序問題

    關(guān)于ADS1292時序問題 大家好,我最近在做個小東西,用MSP430F5529控制ADS1292,目前在調(diào)試程序。按照芯片手冊上的時序寫的,并且讀出寄存器的值,但是發(fā)現(xiàn)有時候能準確讀出數(shù)值
    發(fā)表于 01-20 09:01

    ADS1263工作時序與手冊不一致怎么解決?

    2是細節(jié)放大后的,根據(jù)手冊上的時序3),DRDY應該在SCLK第一個時鐘沿的下降沿升高,但是實際上在第一個上升沿就變高了。 問題二:4中紅色為DOUT腳輸出信號,綠色為SCLK
    發(fā)表于 12-05 06:07

    ADS8698有上電時序要求嗎?

    1、關(guān)于ADS8698有上電時序要求嗎?AVDD和DVDD 以及軟件配置引腳間的順序有時序要求嗎? 2、觸發(fā)內(nèi)部基準電壓的條件有哪些?AVDD?還是有別的觸發(fā)源,如果內(nèi)部基準觸發(fā)不了,會有什么現(xiàn)象
    發(fā)表于 11-19 06:12

    ADS1278時序紊亂是什么原因?qū)е碌模?/a>

    圖中紫色為SCLK時序,藍色為DRDY時序,綠色為DOUT1時序,黃色為SYNC時序。 請問大佬們,同樣的程序在裸機上該時序
    發(fā)表于 11-14 08:21

    aic3253的I2S完整的時序及接口協(xié)議如何設(shè)置?

    我想用stm32來控制aic3254,通過i2s接口來接收數(shù)據(jù),i2s協(xié)議標準一般有Phillips標準、左對齊、右對齊等區(qū)別,但是在aic3254中沒有看到此類描述,也沒有完整的時序。想來詢問一下aic3253的I2S完整的時序
    發(fā)表于 10-29 07:29

    瀚海微SD NAND之SD 協(xié)議(42)SPI總線時序

    SPI總線時序 所有時序使用以下原理和縮寫: 所有定時值的定義如表所示。 主機在收到卡響應后,應保持時鐘運行至少NcR時鐘周期。此限制
    的頭像 發(fā)表于 10-21 10:19 ?944次閱讀
    瀚海微SD NAND之SD 協(xié)議(42)SPI總線<b class='flag-5'>時序</b>

    電路用什么軟件比較簡單

    電路可以使用多種軟件,不同的軟件有不同的特點和適用場景。以下是一些常用的電路繪制軟件,以及
    的頭像 發(fā)表于 10-17 09:45 ?6312次閱讀

    單片機電路用什么軟件

    單片機電路的設(shè)計和繪制是一個復雜的過程,涉及到電路設(shè)計、電子元件的選擇、電路板布局、信號完整性分析等多個方面。 1. 選擇合適的軟件 繪制單片機電路,你可以選擇多種軟件,每種
    的頭像 發(fā)表于 10-17 09:43 ?4075次閱讀