應變硅技術是指在利用工藝過程中不同材料晶格常數(shù)失配或材料熱膨脹差異產生的應力使硅原子發(fā)生應變的技術。根據應變的不同，應變硅可以分為壓應變硅（硅原子間距收縮）和張應變硅（硅原子間距擴張）兩種。壓應變所產生的應力稱為壓應力或壓縮應力，張應變所產生的應力稱為張應力或拉伸應力。

在先進集成電路工藝中，引入應變硅技術的主要目的是通過提高載流子遷移率來增大場效應晶體管驅動電流。由于晶格結構的變化，應變硅的能帶結構會發(fā)生改變，因此通過引入適當?shù)膽儯梢詼p小載流子的有效質量，降低載流子傳輸過程的散射概率，從而提高載流子的遷移率，這是應變硅能夠提升器件性能的機理。

在IC芯片制造工藝中，采用的主流應變技術有全局應變和局域應變兩大類。全局應變是指利用器件薄層材料和晶片之間的自然晶格常數(shù)失配，在整個器件薄層材料內產生相對一致的應變。局域應變是指在器件表面局部區(qū)域引入應力，通過局部區(qū)域作用到 MOS 器件溝道。局域應變作用的效果與器件結構密切相關，而應力臨近度（即局域應力層臨近器件溝道的距離）是一個重要的指標。

在鍺硅襯底上外延生長硅薄層是常見的全局應變工藝，較大的鍺硅晶格常數(shù)將使硅薄層的晶格常數(shù)大于 原始值，從而在硅層內形成張應變，其應力大小主要由硅薄層厚度與鍺硅虛襯底中鍺的含量決定。與全局應變不同，局域應變主要通過在芯片制造工藝中局部引入應力來實現(xiàn)，如在器件源漏區(qū)選擇性外延鍺硅外延等，其產生的應力不僅與鍺的濃度相關，而且與器件的結構（尤其是外延層對溝道的臨近度） 有密切關系。

另外，由于應力還受到柵側墻介質、淺槽隔離介質、硅化物或絕緣夾層的影響，雖然研究結果表明電子的遷移率在應變硅材料中可以提升 70%，但是制成器件后實測的改善效果卻小于理想結果。由此可見，器件結構和工藝流程因素限制了器件性能的提升。

根據應變的作用方向差異，應變還可以分為雙軸應變（Biaxial Strain，在晶片表面的x和y兩個方向上形成相對一致的應力）和單軸應變 （Uniaxial Strain，在晶片表面主要沿單一方向的應變）。 針對 CMOS 應用的研究結果表明，沿溝道方向的張應力有利于提升電子遷移率，故用于 n-MOS 器件；而沿溝道方向的壓應力有助于提升空穴遷移率，故用于p-MOS 器件。

集成電路發(fā)展到 90nmn 節(jié)點以后，開始在 MOSFET 器件中使用應變硅技術，早期引入的應變硅技術包括針對 p-MOS 器件的鍺硅源漏外延技術和針對 n-MOS 器件的應力層技術。

鍺硅源漏外延技術是指在p-MOS 器件的源漏區(qū)域選擇性外延生長原位摻雜的鍺硅，利用鍺硅晶格常數(shù)高于硅，在器件溝道區(qū)產生壓應變。采用應力層技術可以生長一層應力層介質材料，通過熱作用等在器件溝道區(qū)產生應變，如應力記憶技術 （Stress Memorization Technique， SMT） 和接觸孔刻蝕停止層（Contact Etch Stop Layer， CESL）技術。

根據工藝的不同，應力層技術可以產生張應變和壓應變，目前最常用的是n-MOS 器件的張應變層。此外，還可以引入雙應力層 （Dual Stress Liner， DSL）在p-MOS 和n-MOS 器件上分別實現(xiàn)壓應變和張應變，但其集成難度大，較少用于實際工藝中。

對于n-MOS器件而言，還可以在源漏選擇性外延碳化硅層或極高磷摻雜濃度的Si ：P層，產生沿溝道方向的張應變。

審核編輯 ：李倩