臺積電是全球排名第一的半導(dǎo)體代工企業(yè)，他們的開放式創(chuàng)新平臺 (OIP) 活動(dòng)很受歡迎，參加人數(shù)也很多，因?yàn)樗峁┑墓に嚰夹g(shù)和 IP 對許多半導(dǎo)體設(shè)計(jì)領(lǐng)域都非常有吸引力。臺積電技術(shù)路線圖顯示了到 2025 年的 FinFET 和 Nanosheet 計(jì)劃的時(shí)間表。

從 N3 開始，出現(xiàn)了一種名為FinFlex的新產(chǎn)品，它使用設(shè)計(jì)技術(shù)協(xié)同優(yōu)化 (DTCO)，有望為節(jié)能和高性能等細(xì)分市場改進(jìn)功率、性能和面積 (PPA)。借助 FinFlex 方法，設(shè)計(jì)人員可以根據(jù)其設(shè)計(jì)目標(biāo)從三種晶體管配置中進(jìn)行選擇：

3-2 fin blocks，用于高性能

2-2 fin，高效性能

2-1 fin，功率最低，密度最佳

工藝節(jié)點(diǎn) N16 到 N3 中使用的fin選擇的歷史如下所示：

EDA 供應(yīng)商 Synopsys、Cadence、Siemens EDA 和 ANSYS 已經(jīng)更新了他們的工具以支持 FinFlex，并且在單個(gè) SoC 中，您甚至可以混合使用fin block選項(xiàng)。沿著時(shí)序關(guān)鍵路徑，您可以使用高fin單元，而非關(guān)鍵路徑單元可以是低fin。作為進(jìn)程縮放優(yōu)勢的示例，Lu 展示了一個(gè) ARM Cortex-A72 CPU，在 N7 中實(shí)現(xiàn)，具有 2 個(gè)fin，N5 具有 2 個(gè)fin，最后是 N3E 具有 2-1 個(gè)fin：

N3E 的 IP 單元來自多家供應(yīng)商：TSMC、Synopsys、Silicon Creations、Analog Bits、eMemory、Cadence、Alphawave、GUC、Credo。IP 準(zhǔn)備狀態(tài)分為三種狀態(tài)：硅報(bào)告準(zhǔn)備就緒、硅前設(shè)計(jì)套件準(zhǔn)備就緒和開發(fā)中。

在 TSMC，他們的模擬 IP 使用結(jié)構(gòu)化程度更高的規(guī)則布局，這會產(chǎn)生更高的產(chǎn)量，并讓 EDA 工具自動(dòng)化模擬流程以提高生產(chǎn)力。TSMC 模擬單元具有均勻的多晶硅和氧化物密度，有助于提高良率。他們的模擬遷移流程、自動(dòng)晶體管大小調(diào)整和匹配驅(qū)動(dòng)的布局布線支持使用 Cadence 和 Synopsys 工具實(shí)現(xiàn)設(shè)計(jì)流程自動(dòng)化。

模擬單元可以通過以下步驟進(jìn)行移植：原理圖移植、電路優(yōu)化、自動(dòng)布局和自動(dòng)布線。例如，使用他們的模擬遷移流程將 VCO 單元從 N4 遷移到 N3E 需要 20 天，而手動(dòng)方法需要 50 天，快了大約 2.5 倍。

臺積電需要考慮三種類型的封裝，分別是二維封裝（InFO_oS、InFO_PoP）2.5D封裝（CoWoS）和3D封裝（SoIC和InFO-3D）

3DFabric 中有八種包裝選擇：

最近使用 SoIC 封裝的一個(gè)例子是 AMD EPYC 處理器，這是一種數(shù)據(jù)中心 CPU，它的互連密度比 2D 封裝提高了 200 倍，比傳統(tǒng) 3D 堆疊提高了 15 倍，CPU 性能提高了 50-80%。

3D IC 設(shè)計(jì)復(fù)雜性通過 3Dblox 解決，這是一種使用通用語言實(shí)現(xiàn) EDA 工具互操作性的方法，涵蓋物理架構(gòu)和邏輯連接。四大 EDA 供應(yīng)商（Synopsys、Cadence、Siemens、Ansys）通過完成一系列五個(gè)測試用例，為 3Dblox 方法準(zhǔn)備了工具：CoWoS-S、InFO-3D、SoIC、CoWoS-L 1、CoWoS-L 2。

臺積電通過與以下領(lǐng)域的供應(yīng)商合作創(chuàng)建了 3DFabric 聯(lián)盟：IP、EDA、設(shè)計(jì)中心聯(lián)盟 (DCA)、云、價(jià)值鏈聯(lián)盟 (VCA)、內(nèi)存、OSAT、基板、測試。對于內(nèi)存集成，臺積電與美光、三星內(nèi)存和 SK 海力士合作，以實(shí)現(xiàn) CoWoS 和 HBM 集成。EDA測試廠商包括：Cadence、西門子EDA和Synopsys。IC測試供應(yīng)商包括：Advantest和Teradyne。

AMD、AWS 和 NVIDIA 等半導(dǎo)體設(shè)計(jì)公司正在使用 3DFabric 聯(lián)盟，隨著 2D、2.5D 和 3D 封裝的使用吸引了更多的產(chǎn)品創(chuàng)意，這個(gè)數(shù)字只會隨著時(shí)間的推移而增加。臺積電擁有世界一流的DTCO工程團(tuán)隊(duì)，國際競爭足以讓他們不斷創(chuàng)新新業(yè)務(wù)。數(shù)字、模擬和汽車細(xì)分市場將受益于臺積電在 FinFlex 上宣布的技術(shù)路線圖選擇。3D 芯片設(shè)計(jì)得到 3DFabric 聯(lián)盟中聚集的團(tuán)隊(duì)合作的支持。

審核編輯：郭婷