chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Cortex-M0中斷控制和系統(tǒng)控制(一)

安芯教育科技 ? 來(lái)源:安謀科技學(xué)堂 ? 2023-03-16 13:38 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文選自極術(shù)專欄《靈動(dòng)MM32MCU》的文章,授權(quán)轉(zhuǎn)自微信公眾號(hào)靈動(dòng)MM32MCU。本系列將介紹Cortex-M0中斷控制知識(shí)

前幾天有客戶問(wèn)了一個(gè)問(wèn)題:如果外部中斷來(lái)的頻率足夠快,上一個(gè)中斷沒(méi)有處理完成,新來(lái)的中斷該如何處理?

在研究了arm的官方手冊(cè)后,了解中斷有使能、清除或掛起等實(shí)現(xiàn)方式,今天分享給大家。

中斷一般是由硬件(例如外設(shè)、外部引腳)產(chǎn)生,當(dāng)某種內(nèi)部或外部事件發(fā)生時(shí),MCU的中斷系統(tǒng)將迫使 CPU 暫停正在執(zhí)行的程序,轉(zhuǎn)而去進(jìn)行中斷事件的處理,中斷處理完畢后,又返回被中斷的程序處,繼續(xù)執(zhí)行下去,所有的Cortex-M 內(nèi)核系統(tǒng)都有一個(gè)用于中斷處理的組件NVIC,主要負(fù)責(zé)處理中斷,還處理其他需要服務(wù)的事件。嵌套向量式中斷控制器(NVIC: Nested Vectored Interrupt Controller)集成在Cortex-M0處理器里,它與處理器內(nèi)核緊密相連,并且提供了中斷控制功能以及對(duì)系統(tǒng)異常的支持。

處理器中的NVIC能夠處理多個(gè)可屏蔽中斷通道和可編程優(yōu)先級(jí),中斷輸入請(qǐng)求可以是電平觸發(fā),也可以是最小的一個(gè)時(shí)鐘周期的脈沖信號(hào)。每一個(gè)外部中斷線都可以獨(dú)立的使能、清除或掛起,并且掛起狀態(tài)也可以手動(dòng)地設(shè)置和清除。

主程序正在執(zhí)行,當(dāng)遇到中斷請(qǐng)求(Interrupt Request)時(shí),暫停主程序的執(zhí)行轉(zhuǎn)而去執(zhí)行中斷服務(wù)例程(Interrupt Service Routine,ISR),稱為響應(yīng),中斷服務(wù)例程執(zhí)行完畢后返回到主程序斷點(diǎn)處并繼續(xù)執(zhí)行主程序。多個(gè)中斷是可以進(jìn)行嵌套的。正在執(zhí)行的較低優(yōu)先級(jí)中斷可以被較高優(yōu)先級(jí)的中斷所打斷,在執(zhí)行完高級(jí)中斷后返回到低級(jí)中斷里繼續(xù)執(zhí)行,采用“咬尾中斷”機(jī)制。

b2d89b92-c3bb-11ed-bfe3-dac502259ad0.png

內(nèi)核中斷(異常管理和休眠模式等),其中斷優(yōu)先級(jí)則由SCB寄存器來(lái)管理,IRQ的中斷優(yōu)先級(jí)是由NVIC來(lái)管理。

NVIC的寄存器經(jīng)過(guò)了存儲(chǔ)器映射,其寄存器的起始地址為0xE000E100,對(duì)其訪問(wèn)必須是每次32bit。

SCB寄存器的起始地址:0xE000ED00,也是每次32bit訪問(wèn),SCB寄存器主要包含SysTick操作、異常管理和休眠模式控制。

NVIC具有以下特性:

  • 靈活的中斷管理:使能清除、優(yōu)先級(jí)配置

  • 硬件嵌套中斷支持

  • 向量化的異常入口

  • 中斷屏蔽

一、中斷使能和清除中斷

arm將處理器的中斷使能設(shè)置和清除設(shè)置寄存器分在兩個(gè)不同的地址,這種設(shè)計(jì)主要有如下優(yōu)勢(shì):一方面這種方式減少了使能中斷所需要的步驟,使能一個(gè)中斷NVIC只需要訪問(wèn)一次,同時(shí)也減少了程序代碼并且降低了執(zhí)行時(shí)間,另一方面當(dāng)多個(gè)應(yīng)用程序進(jìn)程同時(shí)訪問(wèn)寄存器或者在讀寫(xiě)操作寄存器時(shí)有操作其他的中斷使能位,這樣就有可能導(dǎo)致寄存器丟失,設(shè)置和清除分成兩個(gè)寄存器能夠有效防止控制信號(hào)丟失。

b2fa2a32-c3bb-11ed-bfe3-dac502259ad0.png

因此我可以獨(dú)立的操作每一個(gè)中斷的使能和清除設(shè)置。

1.1. C代碼

*(volatileunsignedlong)(0xE000E100)=0x4;//使能#2中斷
*(volatileunsignedlong)(0xE000E180)=0x4;//清除#2中斷

1.2.匯編代碼

__asmvoidInterrupt_Enable()
{
 LDRR0,=0xE000E100;//ISER寄存器的地址
 MOVSR1,#04;//設(shè)置#2中斷
 STRR1,[R0];//使能中斷#2
}

__asmvoidInterrupt_Disable()
{
 LDRR0,=0xE000E180;//ICER寄存器的地址
 MOVSR1,#04;//設(shè)置#2中斷
 STRR1,[R0];//使能中斷#2
}

1.3.CMSIS標(biāo)準(zhǔn)設(shè)備驅(qū)動(dòng)函數(shù)

//使能中斷#IRQn
__STATIC_INLINEvoid__NVIC_EnableIRQ(IRQn_TypeIRQn)
{
if((int32_t)(IRQn)>=0){
NVIC->ISER[0U]=(uint32_t)(1UL<=0){
NVIC->ICER[0U]=(uint32_t)(1UL<=0){
return((uint32_t)(((NVIC->ISER[0U]&(1UL<

二、中斷掛起和清除掛起

如果一個(gè)中斷發(fā)生了,卻無(wú)法立即處理,這個(gè)中斷請(qǐng)求將會(huì)被掛起。掛起狀態(tài)保存在一個(gè)寄存器中,如果處理器的當(dāng)前優(yōu)先級(jí)還沒(méi)有降低到可以處理掛起的請(qǐng)求,并且沒(méi)有手動(dòng)清除掛起狀態(tài),該狀態(tài)將會(huì)一直保持。

可以通過(guò)操作中斷設(shè)置掛起和中斷清除掛起兩個(gè)獨(dú)立的寄存器來(lái)訪問(wèn)或者修改中斷掛起狀態(tài),中斷掛起寄存器也是通過(guò)兩個(gè)地址來(lái)實(shí)現(xiàn)設(shè)置和清除相關(guān)位。這使得每一個(gè)位都可以獨(dú)立修改,并且無(wú)需擔(dān)心在兩個(gè)應(yīng)用程序進(jìn)程競(jìng)爭(zhēng)訪問(wèn)時(shí)出現(xiàn)的數(shù)據(jù)丟失。

b31139f2-c3bb-11ed-bfe3-dac502259ad0.png

中斷掛起狀態(tài)寄存器允許使用軟件來(lái)觸發(fā)中斷。如果中斷已經(jīng)使能并且沒(méi)有被屏蔽掉,當(dāng)前還沒(méi)有更高優(yōu)先級(jí)的中斷在運(yùn)行,這時(shí)中斷的服務(wù)程序就會(huì)立即得以執(zhí)行。

2.1.C代碼

*(volatileunsignedlong)(0xE000E100)=0x4;//使能中斷#2
*(volatileunsignedlong)(0xE000E200)=0x4;//掛起中斷#2
*(volatileunsignedlong)(0xE000E280)=0x4;//清除中斷#2的掛起狀態(tài)

2.2. 匯編代碼

__asmvoidInterrupt_Set_Pending()
{
 LDRR0,=0xE000E100;//設(shè)置使能中斷寄存器地址
 MOVSR1,#0x4;//中斷#2
 STRR1,[R0];//使能#2中斷
 LDRR0,=0xE000E200;//設(shè)置掛起中斷寄存器地址
 MOVSR1,#0x4;//中斷#2
 STRR1,[R0];//掛起#2中斷
}

__asmvoidInterrupt_Clear_Pending()
{
 LDRR0,=0xE000E100;//設(shè)置使能中斷寄存器地址
 MOVSR1,#0x4;//中斷#2
 STRR1,[R0];//使能#2中斷
 LDRR0,=0xE000E280;//設(shè)置清除中斷掛起寄存器地址
 MOVSR1,#0x4;//中斷#2
 STRR1,[R0];//清除#2的掛起狀態(tài)
}

2.3. CMSIS標(biāo)準(zhǔn)設(shè)備驅(qū)動(dòng)函數(shù)

//設(shè)置一個(gè)中斷掛起
__STATIC_INLINEvoid__NVIC_SetPendingIRQ(IRQn_TypeIRQn)
{
if((int32_t)(IRQn)>=0){
NVIC->ISPR[0U]=(uint32_t)(1UL<=0){
NVIC->ICPR[0U]=(uint32_t)(1UL<=0){
return((uint32_t)(((NVIC->ISPR[0U]&(1UL<

NVIC屬于處理器內(nèi)核部分,因此在MM32 MCU芯片的用戶手冊(cè)中只有簡(jiǎn)單的提及,沒(méi)有重點(diǎn)講述,需要深入了解相關(guān)寄存器和功能需要參考《Cortex-M0技術(shù)參考手冊(cè)》。

在下一章節(jié)中,我們將和大家一起學(xué)習(xí)中斷優(yōu)先級(jí)的實(shí)現(xiàn)方式。

審核編輯 :李倩


聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    20069

    瀏覽量

    242722
  • mcu
    mcu
    +關(guān)注

    關(guān)注

    147

    文章

    18383

    瀏覽量

    378809
  • 系統(tǒng)控制
    +關(guān)注

    關(guān)注

    0

    文章

    34

    瀏覽量

    16494
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    靈動(dòng)微課堂 (第175講) | Cortex-M0中斷控制系統(tǒng)控制

    Controller)集成在Cortex-M0處理器里,它與處理器內(nèi)核緊密相連,并且提供了中斷控制功能以及對(duì)系統(tǒng)異常的支持。處理器的NV
    發(fā)表于 07-29 17:14

    靈動(dòng)微課堂 (第176講) | Cortex-M0中斷控制系統(tǒng)控制(二)

    個(gè)外部中斷都有個(gè)對(duì)應(yīng)的優(yōu)先級(jí)寄存器,Cortex-M0NVIC-IPR共有8個(gè)寄存器,而每個(gè)寄存器管理4個(gè)IRQ
    發(fā)表于 07-29 18:49

    靈動(dòng)微課堂 (第177講) | Cortex-M0中斷控制系統(tǒng)控制(三)

    和脈沖輸入Cortex-M0處理器鎖存所有中斷,外圍中斷成為等待其中個(gè)原因是:NVIC檢測(cè)到中斷信號(hào)被置位并且對(duì)應(yīng)的
    發(fā)表于 07-29 18:51

    靈動(dòng)微課堂 (第178講) | Cortex-M0中斷控制系統(tǒng)控制(四)

    Cortex-M0系統(tǒng)控制塊(SCB)是內(nèi)核外設(shè)的主要模塊之,提供系統(tǒng)控制以及系統(tǒng)執(zhí)行信息,包括配置,
    發(fā)表于 08-06 14:49

    靈動(dòng)微課堂 (第180講) | Cortex-M0中斷控制系統(tǒng)控制(六)

    調(diào)用,相互之間的狀態(tài)切換開(kāi)銷(xiāo)幾乎為零。Cortex-M0處理器基于ARMv6-M架構(gòu),是款功耗和性能較為均衡的處理器。Cortex-M0只支持56條指令的小指令集,其中大部分指令是1
    發(fā)表于 08-23 11:02

    基于Cortex-M0中斷系統(tǒng)的IP集成與中斷服務(wù)函數(shù)設(shè)計(jì)

    為極術(shù)線上技術(shù)分享干貨匯總(含PPT下載及視頻回放及線下活動(dòng)資料下載,持續(xù)更新,歡迎收藏~整理:極術(shù)社區(qū)集創(chuàng)賽Arm杯彭吉安-(集創(chuàng)賽)基于Cortex-M0中斷系統(tǒng)的IP集成與中斷
    發(fā)表于 12-14 07:15

    恩智浦推出基于Cortex-M0控制LPC1100微控制

    恩智浦推出基于Cortex-M0控制LPC1100微控制器系列 恩智浦半導(dǎo)體(NXP Semiconductors)今天宣布,旗下基于ARM Cortex-M0的LPC1100微
    發(fā)表于 11-18 09:04 ?1757次閱讀

    cortex-m0加密

    cortex-m0加密
    發(fā)表于 10-13 15:08 ?5次下載
    <b class='flag-5'>cortex-m0</b>加密

    Cortex-M0中斷控制系統(tǒng)控制(四)

    ARMv7-M和ARMv6-M都有的SCB寄存器名稱相同,但是ARMv7-M寄存器數(shù)量和有效控制bit位比ARMv6-M豐富了不少。
    發(fā)表于 02-08 15:41 ?0次下載
    <b class='flag-5'>Cortex-M0</b><b class='flag-5'>中斷</b><b class='flag-5'>控制</b>和<b class='flag-5'>系統(tǒng)控制</b>(四)

    Cortex-M0中斷控制系統(tǒng)控制(二)

    個(gè)外部中斷都有個(gè)對(duì)應(yīng)的優(yōu)先級(jí)寄存器,Cortex-M0NVIC-IPR共有8個(gè)寄存器,而每個(gè)寄存器管理4個(gè)IRQ
    發(fā)表于 02-08 15:48 ?3次下載
    <b class='flag-5'>Cortex-M0</b><b class='flag-5'>中斷</b><b class='flag-5'>控制</b>和<b class='flag-5'>系統(tǒng)控制</b>(二)

    Cortex-M0中斷控制系統(tǒng)控制

    處理器的NVIC能夠處理多個(gè)可屏蔽中斷通道和可編程優(yōu)先級(jí),中斷輸入請(qǐng)求可以是電平觸發(fā),也可以是最小的個(gè)時(shí)鐘周期的脈沖信號(hào)。
    發(fā)表于 02-08 15:51 ?0次下載
    <b class='flag-5'>Cortex-M0</b><b class='flag-5'>中斷</b><b class='flag-5'>控制</b>和<b class='flag-5'>系統(tǒng)控制</b>(<b class='flag-5'>一</b>)

    Cortex-M0中斷控制系統(tǒng)控制

    Cortex-M0采用Armv6-M架構(gòu),優(yōu)先級(jí)寄存器配置位有8位,但是有效位只有最高2位,這個(gè)地方很多人使用了Cortex-M3后直也認(rèn)為Cor
    的頭像 發(fā)表于 04-24 11:20 ?3818次閱讀

    Cortex-M0中斷控制系統(tǒng)控制知識(shí)點(diǎn)

    個(gè)外部中斷都有個(gè)對(duì)應(yīng)的優(yōu)先級(jí)寄存器,Cortex-M0NVIC-IPR共有8個(gè)寄存器,而每個(gè)寄存器管理4個(gè)IRQ
    的頭像 發(fā)表于 03-20 09:28 ?4096次閱讀

    Cortex-M0系統(tǒng)控制塊(SCB)介紹

    Cortex-M0系統(tǒng)控制塊(SCB)是內(nèi)核外設(shè)的主要模塊之,提供系統(tǒng)控制以及系統(tǒng)執(zhí)行信息,包括配置,
    的頭像 發(fā)表于 03-25 15:14 ?7909次閱讀

    敏矽微電子Cortex-M0學(xué)習(xí)筆記05——端口外部中斷實(shí)例

    敏矽微電子Cortex-M0學(xué)習(xí)筆記05——端口外部中斷實(shí)例
    的頭像 發(fā)表于 09-26 17:10 ?1385次閱讀
    敏矽微電子<b class='flag-5'>Cortex-M0</b>學(xué)習(xí)筆記05——端口外部<b class='flag-5'>中斷</b>實(shí)例