0****1
二進(jìn)制加法器
01
半加器
半加器不考慮低位進(jìn)位來(lái)的進(jìn)位值,只有兩個(gè)輸入,兩個(gè)輸出。由一個(gè)與門和異或門構(gòu)成,
真值表如下:

邏輯表達(dá)式 :

02
全加器
當(dāng)多位數(shù)相加時(shí),半加器可用于最低位求和,并給出進(jìn)位數(shù)。第二位的相加有兩個(gè)待加數(shù)和,還有一個(gè)來(lái)自前面低位送來(lái)的進(jìn)位數(shù)。這三個(gè)數(shù)相加,得出本位和數(shù)(全加和數(shù))和進(jìn)位數(shù)。這種就是“全加"。
**真值表如下: **
| 被加數(shù)A | 加數(shù)B | 進(jìn)位輸入Ci | 和數(shù)S | 進(jìn)位輸出Co |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
邏輯表達(dá)式 :

經(jīng)過(guò)上面的介紹我相信大家對(duì)加法器已經(jīng)有了一定了解,接下來(lái)我們?yōu)榇蠹医榻B如何用與非門等設(shè)計(jì)一個(gè)全加法器。首先我們需要對(duì) 公式化簡(jiǎn) ,這里就用到了前面介紹的邏輯轉(zhuǎn)換律。


02
減法器
減法器可以由基礎(chǔ)的半減器和全減器模塊組成,或者基于加法器和控制信號(hào)搭建。
定義Nbit被減數(shù)x,減數(shù)Y,差為D(difference);來(lái)自低bit的借位Bi,想高bit借位Bi+1,i為bit序號(hào)。
01
半減器
半減器用于計(jì)算兩bit Xi和Yi的減法,輸出結(jié)果Di和向高位的借位Bo(Borrow output)。其真值表、邏輯表達(dá)式如下:


02
全減法器
全減器不同于半減器在于,全減器輸入來(lái)自低位的借位Bi(Borrow input),另外兩個(gè)輸入xi、yi,輸出為Di和向高位借位Bo。
其真值表、邏輯表達(dá)式如下:


接下來(lái)我們?yōu)榇蠹医榻B如何用與非門等設(shè)計(jì)一個(gè)全減法器:

03
乘法器(陣列乘法器)
實(shí)現(xiàn)乘法的比較常用的方法是類似與手工計(jì)算乘法的方式:

對(duì)應(yīng)的硬件結(jié)構(gòu)就是陣列乘法器(array multiplier)它有三個(gè)功能: 產(chǎn)生部分積,累加部分積和最終相加 ,其中HA為半加器,F(xiàn)A為全加器。

-
數(shù)字電路
+關(guān)注
關(guān)注
193文章
1650瀏覽量
83238 -
半加器
+關(guān)注
關(guān)注
1文章
29瀏覽量
9116 -
與門
+關(guān)注
關(guān)注
0文章
30瀏覽量
3958
發(fā)布評(píng)論請(qǐng)先 登錄
減法器電路與原理 減法器電路圖分享
加法器,加法器是什么意思
本的二進(jìn)制加法/減法器,本的二進(jìn)制加法/減法器原理
8位加法器和減法器設(shè)計(jì)實(shí)習(xí)報(bào)告
同相加法器電路原理與同相加法器計(jì)算
加法器與減法器_反相加法器與同相加法器
12位加法器的實(shí)驗(yàn)原理和設(shè)計(jì)及腳本及結(jié)果資料說(shuō)明
數(shù)字電路基礎(chǔ)知識(shí)分享4
加法器的原理及采用加法器的原因
半加法器的工作原理及電路解析
加法器的原理是什么 加法器有什么作用
數(shù)字電路基礎(chǔ)知識(shí)之加法器、減法器
評(píng)論