chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

借助AMD自適應(yīng)SoC與XYLON框架實(shí)現(xiàn)毫秒級(jí)汽車功能切換

Xilinx賽靈思官微 ? 來(lái)源:Xilinx賽靈思官微 ? 2023-03-29 09:27 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在當(dāng)今汽車行業(yè)中,靈活應(yīng)變能力可謂至關(guān)重要。幾十年來(lái),靈活應(yīng)變的特性令 AMD車規(guī)級(jí)器件成功脫穎而出。AMD Zynq UltraScale+ MPSoC提供的多功能性與自適應(yīng)計(jì)算能力,正能滿足領(lǐng)先汽車 OEM 廠商與一級(jí)供應(yīng)商所需,因?yàn)樗麄兠媾R快速行動(dòng)和適應(yīng)不斷變化的需求的持續(xù)壓力。傳統(tǒng)的固定芯片架構(gòu)往往需要一到兩年的時(shí)間進(jìn)行設(shè)計(jì)和上市——很多情況下甚至需要更長(zhǎng)時(shí)間。憑借自適應(yīng)技術(shù)的實(shí)力,汽車制造商和一級(jí)供應(yīng)商可以在運(yùn)行中借助動(dòng)態(tài)功能交換( DFX )調(diào)整 AMD 器件,從而滿足不斷變化的需求。

本屆 Embedded World 上,我們與我們的首要合作伙伴、擁有超過(guò) 20 年汽車經(jīng)驗(yàn)的 FPGA 設(shè)計(jì)專家 Xylon 共同展示了這一獨(dú)特功能。Xylon 提供的 DFX 軟件設(shè)計(jì)框架令OEM 和一級(jí)供應(yīng)商能夠在幾毫秒內(nèi)動(dòng)態(tài)交換硬件功能。AMD 和 Xylon 攜手,使客戶能在單個(gè)硬件中涵蓋更多功能,并最終減少系統(tǒng)解決方案的總占用空間——成本更低、功耗更低且器件更小巧。

Xylon 已經(jīng)與一些全球最大的汽車一級(jí)供應(yīng)商展開合作,以實(shí)現(xiàn) AMD DFX 功能并設(shè)計(jì)能夠根據(jù)車輛速度與操作模式更改 SoC 架構(gòu)的解決方案,包括在低速泊車輔助和高速駕駛員監(jiān)控之間的功能切換。

為了充分理解 DFX,試想一下,有一些自適應(yīng) SoC 可編程邏輯是可以重新配置的,這樣一來(lái)它就可以處理多個(gè)互斥的功能。以下是一個(gè) DFX 的實(shí)際應(yīng)用示例:當(dāng)駕駛員進(jìn)入并坐在其車中時(shí),車載攝像頭會(huì)識(shí)別其面部并相應(yīng)地調(diào)整車艙內(nèi)體驗(yàn)。一旦駕駛員啟動(dòng)車輛,硬件就會(huì)實(shí)時(shí)更新以切換到泊車輔助和環(huán)視模式。最后,當(dāng)汽車以更高的速度行駛時(shí),更新的硬件會(huì)監(jiān)控駕駛員是否有困倦和分心跡象,從而保護(hù)駕駛員與乘客安全。

c524ee86-cdc5-11ed-bfe3-dac502259ad0.png

駕駛員監(jiān)控只是可以借助DFX切換的功能之一

最終結(jié)果:系統(tǒng)所需器件更少,進(jìn)而降低整個(gè)系統(tǒng)的功耗和成本。新功能按需提供給芯片,同時(shí)關(guān)鍵功能保持運(yùn)行。

除了本屆 Embedded World,Xylon 還在于拉斯維加斯舉行的 CES 2023和日本汽車技術(shù)展覽會(huì)( Automotive World )展示了 DFX,面向全球潛在新汽車客戶展示了其獨(dú)特功能。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • amd
    amd
    +關(guān)注

    關(guān)注

    25

    文章

    5708

    瀏覽量

    140446
  • soc
    soc
    +關(guān)注

    關(guān)注

    40

    文章

    4635

    瀏覽量

    230270
  • 可編程邏輯
    +關(guān)注

    關(guān)注

    7

    文章

    529

    瀏覽量

    45470

原文標(biāo)題:借助 AMD自適應(yīng)SoC 與 XYLON 框架實(shí)現(xiàn)毫秒級(jí)汽車功能切換

文章出處:【微信號(hào):賽靈思,微信公眾號(hào):Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    第二代AMD VERSAL AI EDGE系列全面賦能汽車ADAS系統(tǒng)

    選擇 AMD 自適應(yīng) SoC 和 FPGA 第二代 AMD Versal AI Edge 系列自適應(yīng) S
    的頭像 發(fā)表于 03-27 16:30 ?958次閱讀
    第二代<b class='flag-5'>AMD</b> VERSAL AI EDGE系列全面賦能<b class='flag-5'>汽車</b>ADAS系統(tǒng)

    AMD Versal自適應(yīng)SoC中eMMC燒錄/啟動(dòng)調(diào)試檢查表(下)

    有多種受支持的方式可用于燒錄 eMMC 器件,包括使用 AMD Vivado IDE、使用 AMD Vitis GUI 或使用 U-Boot。
    的頭像 發(fā)表于 03-09 10:27 ?3940次閱讀
    <b class='flag-5'>AMD</b> Versal<b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>中eMMC燒錄/啟動(dòng)調(diào)試檢查表(下)

    AMD Versal自適應(yīng)SoC中eMMC燒錄/啟動(dòng)調(diào)試檢查表(上)

    本篇博文提供了有關(guān) AMD Versal 自適應(yīng) SoC 中 eMMC 燒錄和啟動(dòng)設(shè)置的技巧和指南。它還可用于調(diào)試 eMMC 燒錄/啟動(dòng)失敗。提交服務(wù)申請(qǐng)個(gè)案前,應(yīng)先復(fù)查以下檢查表。
    的頭像 發(fā)表于 03-09 10:24 ?1996次閱讀
    <b class='flag-5'>AMD</b> Versal<b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>中eMMC燒錄/啟動(dòng)調(diào)試檢查表(上)

    使用Aurora 6466b協(xié)議實(shí)現(xiàn)AMD UltraScale+ FPGA與AMD Versal自適應(yīng)SoC的對(duì)接

    在本博客中,我們將介紹使用 Aurora 6466b 協(xié)議實(shí)現(xiàn) AMD UltraScale+ FPGA 與 AMD Versal 自適應(yīng) SoC
    的頭像 發(fā)表于 01-13 14:04 ?3835次閱讀
    使用Aurora 6466b協(xié)議<b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>AMD</b> UltraScale+ FPGA與<b class='flag-5'>AMD</b> Versal<b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>的對(duì)接

    AMD Vivado Design Suite 2025.2版本現(xiàn)已發(fā)布

    AMD Vivado Design Suite 2025.2 版本現(xiàn)已發(fā)布,新增對(duì) AMD Versal 自適應(yīng) SoC 的設(shè)計(jì)支持,包含新器件支持、QoR
    的頭像 發(fā)表于 12-09 15:11 ?1371次閱讀

    電能質(zhì)量在線監(jiān)測(cè)裝置自診斷功能的硬件層實(shí)時(shí)監(jiān)測(cè)的冗余切換是如何實(shí)現(xiàn)的?

    硬件層冗余切換的核心是 通過(guò)專用切換電路 + 硬件觸發(fā)信號(hào) + 同步機(jī)制 ,實(shí)現(xiàn)主備模塊(如電源、ADC、通信)的毫秒級(jí)無(wú)縫
    的頭像 發(fā)表于 11-06 10:54 ?1049次閱讀

    如何利用蜂鳥HbirdV2-SoC自帶外設(shè)PWM進(jìn)行毫秒級(jí)的延時(shí)和計(jì)時(shí)

    1 隊(duì)伍介紹 本篇主要介紹如何利用蜂鳥HbirdV2-SoC自帶外設(shè)PWM進(jìn)行毫秒級(jí)的延時(shí)和計(jì)時(shí)。 2 TIM0配置 在上一個(gè)帖子中,介紹了HbirdV2-SoC自帶外設(shè)
    發(fā)表于 10-30 07:47

    AMD Versal自適應(yīng)SoC內(nèi)置自校準(zhǔn)的工作原理

    本文提供有關(guān) AMD Versal 自適應(yīng) SoC 內(nèi)置自校準(zhǔn) (BISC) 工作方式的詳細(xì)信息。此外還詳述了 Versal 的異步模式及其對(duì) BISC 的影響。
    的頭像 發(fā)表于 10-21 08:18 ?4441次閱讀

    AMD Vivado IP integrator的基本功能特性

    我們還將帶您了解在 AMD Zynq UltraScale+ MPSoC 開發(fā)板與 AMD Versal 自適應(yīng) SoC 開發(fā)板上使用 IP integrator 時(shí),兩種設(shè)計(jì)流程之間
    的頭像 發(fā)表于 10-07 13:02 ?2353次閱讀
    <b class='flag-5'>AMD</b> Vivado IP integrator的基本<b class='flag-5'>功能</b>特性

    電磁干擾自適應(yīng)抑制系統(tǒng)平臺(tái)全面解析

    電磁干擾自適應(yīng)抑制系統(tǒng)平臺(tái)精簡(jiǎn)解析 北京華盛恒輝電磁干擾自適應(yīng)抑制系統(tǒng)平臺(tái),是針對(duì)復(fù)雜電磁環(huán)境下電子設(shè)備穩(wěn)定運(yùn)行需求設(shè)計(jì)的綜合性解決方案,通過(guò)整合多元技術(shù)實(shí)現(xiàn)動(dòng)態(tài)、智能的干擾抑制。以下從系統(tǒng)架構(gòu)
    的頭像 發(fā)表于 09-17 16:11 ?644次閱讀

    AMD Versal自適應(yīng)SoC上使用QEMU+協(xié)同仿真示例

    在任意設(shè)計(jì)流程中,仿真都是不可或缺的關(guān)鍵組成部分。它允許用戶在無(wú)任何物理硬件的情況下對(duì)硬件系統(tǒng)進(jìn)行確認(rèn)。這篇簡(jiǎn)短的博客將介紹如何使用 QEMU + 協(xié)同仿真來(lái)對(duì) AMD Versal 自適應(yīng) SoC
    的頭像 發(fā)表于 08-06 17:21 ?2215次閱讀
    在<b class='flag-5'>AMD</b> Versal<b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>上使用QEMU+協(xié)同仿真示例

    CYW43907使用AP功能時(shí)是否具有自適應(yīng)功能?

    我們想在我們的產(chǎn)品中使用這種芯片來(lái)獲得 CE 注冊(cè)證書,CE 需要自適應(yīng)功能,但是我們?cè)跀?shù)據(jù)表和源包中找不到任何消息。functions 要執(zhí)行如下: 啟動(dòng)時(shí)自動(dòng)掃描并選擇干擾較小的頻道,遇到干擾
    發(fā)表于 07-09 08:21

    利用AMD VERSAL自適應(yīng)SoC的設(shè)計(jì)基線策略

    您是否準(zhǔn)備將設(shè)計(jì)遷移到 AMD Versal 自適應(yīng) SoC?設(shè)計(jì)基線是一種行之有效的時(shí)序收斂方法,可在深入研究復(fù)雜的布局布線策略之前,幫您的 RTL 設(shè)計(jì)奠定堅(jiān)實(shí)的基礎(chǔ)。跳過(guò)這些步驟可能會(huì)導(dǎo)致
    的頭像 發(fā)表于 06-04 11:40 ?944次閱讀

    2025年度AMD自適應(yīng)及嵌入式計(jì)算技術(shù)日上海站亮點(diǎn)前瞻

    2025 年度 AMD 自適應(yīng)及嵌入式計(jì)算技術(shù)日-上海站將以“攜手 AMD,共筑芯未來(lái)”為主題,于 6 月 26 日在上海中心震撼登場(chǎng)。正如之前微信預(yù)告所說(shuō),本次活動(dòng)的現(xiàn)場(chǎng)演示將與我們的主題分享進(jìn)行緊密關(guān)聯(lián),并特別打造五大沉浸式
    的頭像 發(fā)表于 06-03 14:20 ?1371次閱讀

    適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

    設(shè)計(jì)、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計(jì)套件提供經(jīng)過(guò)優(yōu)化的設(shè)計(jì)流程,讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計(jì)。 面向硬件開發(fā)人員的精簡(jiǎn)設(shè)計(jì)流程
    的頭像 發(fā)表于 05-07 15:15 ?1506次閱讀
    適用于Versal的<b class='flag-5'>AMD</b> Vivado  加快FPGA開發(fā)完成Versal<b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>設(shè)計(jì)