一、集成電路制造工藝與產(chǎn)品

早期的硅基集成電路工藝以 雙極型工藝為主 ，不久之后，則以更易大規(guī)模集成的 平面金屬氧化物半導(dǎo)體（MOS）工藝為主流 。MOSFET由于具有高輸入阻抗、較低的靜態(tài)功耗等優(yōu)異性能，以及極高的可集成度而成為現(xiàn)代集成電路工藝的主流。為了使 MOSFET 獲得更快的速度，人們開(kāi)發(fā)出 CMOS集成電路雙極—互補(bǔ)金屬氧化物半導(dǎo)體（BiCMOS）集成電路 ，其融合了雙極型集成電路和CMOS集成電路兩者的優(yōu)點(diǎn)。

主流的CMOS工藝不斷地縮小尺寸，從幾微米到0.18um工藝節(jié)點(diǎn)再到10nm工藝節(jié)點(diǎn)，器件的性能也不斷提高。然而持續(xù)縮小的MOS器件，其電學(xué)性能因受到短溝道效應(yīng)(SCE)的影響而變得愈加難以控制,導(dǎo)致器件的亞閾值特性變差、泄漏電流變大等一系列問(wèn)題。

為了有效地抑制短溝道效應(yīng)的影響，必須開(kāi)發(fā)柵控能力更強(qiáng)的新型器件結(jié)構(gòu)，提出了 鰭式場(chǎng)效應(yīng)晶體管(FinFET)和絕緣體上硅(SOI）兩項(xiàng)集成電路技術(shù) ，相繼發(fā)展出的多柵結(jié)構(gòu)可進(jìn)一步提高器件的柵控能力。

目前鰭式場(chǎng)效應(yīng)晶體管工藝已成為28nm 以下技術(shù)節(jié)點(diǎn)的主要技術(shù)，并廣泛地應(yīng)用于CPU、微處理器、存儲(chǔ)器、SoC等集成電路產(chǎn)品;此外，鰭式場(chǎng)效應(yīng)晶體管正在更進(jìn)一步地向7nm及 5nm工藝節(jié)點(diǎn)邁進(jìn)。

在高頻器件領(lǐng)域，化合物半導(dǎo)體材料（如砷化鎵、磷化銦）被看作第二代半導(dǎo)體材料。依靠其較寬的禁帶及較高的載流子遷移率等優(yōu)異特性，第二代半導(dǎo)體材料已被用于制備高性能的高頻率器件。這些器件在高速電路以及通信等方面獲得了廣泛應(yīng)用。

20世紀(jì)90年代，隨著材料制造技術(shù)的不斷成熟，人們開(kāi)始研究第三代半導(dǎo)體材料，如氮化鎵(GaN)和碳化硅（SiC)等禁帶寬度超過(guò)3eV以上的寬帶隙材料。第三代半導(dǎo)體材料具有較強(qiáng)的原子鍵、較高的熱導(dǎo)率和較高的臨界擊穿電場(chǎng)強(qiáng)度，故非常適合制備耐高電壓的大功率器件。

與此同時(shí)，以碳納米管和石墨烯等新型二維材料作為溝道材料的新型集成電路技術(shù)不斷發(fā)展，顯示出優(yōu)異的性能和競(jìng)爭(zhēng)力，有希望成為下一代集成電路的主流技術(shù)。

目前， 以CMOS等為主的工藝技術(shù)不斷成熟，并擴(kuò)展到GaAs、SiC等產(chǎn)品的集成上 ，未來(lái)將會(huì)擴(kuò)展到以碳納米管和以石墨烯（Graphene)、黑磷（BlackPhosphorus)、硫系二維材料為基礎(chǔ)材料的新型集成電路制造中，為微電子技術(shù)朝向更小器件尺寸以及更優(yōu)異器件性能的發(fā)展找到可行的途徑。

隨著技術(shù)的不斷成熟，集成電路制造技術(shù)也已向其他研究領(lǐng)域擴(kuò)展?jié)B透，MEMS/NEMS技術(shù)應(yīng)運(yùn)而生。采用三維集成電路工藝技術(shù)再結(jié)合微傳感器、微執(zhí)行器、微機(jī)械結(jié)構(gòu)、微電源，以及信號(hào)處理和控制電路等于一體，可以制備出各種微型器件和系統(tǒng)，能夠整合各個(gè)領(lǐng)域的技術(shù)及應(yīng)用市場(chǎng)。

二、雙極型集成電路，

雙極型集成電路（也稱(chēng)雙極結(jié)型集成電路）是指以雙極晶體管（BJT）為基本結(jié)構(gòu)組成的集成電路 ，主要應(yīng)用于多媒體終端、功率放大器、射頻通信和工業(yè)控制等領(lǐng)域。貝爾實(shí)驗(yàn)室發(fā)明的第一個(gè)雙極晶體管為點(diǎn)接觸晶體三極管。隨著對(duì)材料的深人研究和工藝的改進(jìn)，人們相繼研制出合金結(jié)型晶體管、表面勢(shì)壘晶體管、緩變基區(qū)晶體管、擴(kuò)散型晶體管、薄膜晶體管等。

npn型雙極晶體管的基本結(jié)構(gòu)和工作電流示意圖如下圖所示，其由兩個(gè)pn結(jié)構(gòu)成，電子和空穴同時(shí)參與導(dǎo)電，屬于少子型器件。 它具有 pnp型和 npn型兩種基本結(jié)構(gòu) 。

npn型雙極晶體管的中間為p基區(qū)（Base)，左側(cè)的n"重?fù)诫s區(qū)域主要用于產(chǎn)生電子，稱(chēng)為發(fā)射區(qū) (Emitter );右側(cè)n區(qū)域主要用于收集電子，稱(chēng)為集電區(qū) (Collector)。當(dāng)在p基極施加一個(gè)小電流時(shí)，發(fā)射極和集電極之間就會(huì)形成大電流，也就是雙極晶體管的放大效應(yīng)。

這種特性使得雙極晶體管在信號(hào)放大、開(kāi)關(guān)電路等領(lǐng)域得到了廣泛應(yīng)用。在集成電路制造中，應(yīng)用BiCMOS工藝可以將雙極場(chǎng)效應(yīng)晶體管集成在高速CMOS數(shù)字邏輯電路中。利用其已知的基極和發(fā)射極在正偏壓下溫度和電流的關(guān)系，雙極場(chǎng)效應(yīng)晶體管還可以用來(lái)制作溫度傳感器;同時(shí)，利用基極和發(fā)射極 pn結(jié)的I-U特性，雙極晶體管也可以被應(yīng)用在對(duì)數(shù)邏輯運(yùn)算電路中。

除了同質(zhì)結(jié)雙極晶體管，還有改良的異質(zhì)結(jié)雙極晶體管(HBT)。HBT 能夠更好地處理高頻信號(hào)（如幾百GHz)，已被廣泛地應(yīng)用于超高速電路和射頻電路系統(tǒng)中。

雙極晶體管作為現(xiàn)代電力電子器件的一個(gè)重要模塊，既可以作為獨(dú)立器件使用，也可以結(jié)合到其他結(jié)構(gòu)中被復(fù)合使用，如晶閘管、絕緣柵雙極晶體管(IGBT)等。

三、平面CMOS集成電路

平面互補(bǔ)金屬氧化物(CMOS)場(chǎng)效應(yīng)晶體管是 由平面工藝的p型金屬氧化物場(chǎng)效應(yīng)晶體管（pMOSFET, pMOS）和 n型金屬氧化物場(chǎng)效應(yīng)晶體管( nMOSFET,nMOS）共同構(gòu)成的晶體管。 當(dāng)外界輸入信號(hào)為低電壓信號(hào)時(shí)，p型MOS場(chǎng)效應(yīng)晶體管開(kāi)啟,n型 MOS場(chǎng)效應(yīng)晶體管關(guān)斷，輸出端輸出高電壓信號(hào);

當(dāng)輸人信號(hào)為高電壓信號(hào)時(shí)，n型 MOS場(chǎng)效應(yīng)晶體管開(kāi)啟,p型MOS場(chǎng)效應(yīng)晶體管關(guān)斷，輸出端輸出低電壓信號(hào)。在此工作原理下，p型和n型 MOS場(chǎng)效應(yīng)晶體管除了在輸入信號(hào)高低電壓轉(zhuǎn)換的情況下，絕大部分時(shí)間都處于相反的狀態(tài)，并且平面CMOS場(chǎng)效應(yīng)晶體管的相位輸入端和輸出端相反。

通過(guò)這種工作方式可以極度降低CMOS器件的靜態(tài)功耗。 平面CMOS場(chǎng)效應(yīng)晶體管是電壓控制的一種放大器件，其主要特點(diǎn)是高抗噪聲干擾能力和極低的靜態(tài)功耗,輸入阻抗高，溫度穩(wěn)定性好;但與雙極晶體管相比，其扇出能力較弱，速度相對(duì)較慢。 平面CMOS集成電路問(wèn)世后，已成為設(shè)計(jì)及制造大規(guī)模集成電路的主流技術(shù)。

典型平面增強(qiáng)型CMOS集成電路的剖面結(jié)構(gòu)示意圖如下圖所示。它用一塊p型硅半導(dǎo)體材料為襯底，在其面上局部摻雜擴(kuò)散制作出一個(gè)n阱;首先在n阱里制作出 pMOS管，然后在p型襯底上制作出nMOS管，最后通過(guò)工藝制作出源區(qū) (S)、漏區(qū)(D)和柵區(qū)（G)。

CMOS電路的起源：1963年，仙童半導(dǎo)體( Fairchild Semiconductor)的弗朗克·萬(wàn)拉斯（FrankWanlass）和薩支唐（C.T.Sha)發(fā)明了CMOS電路" 。1968年，美國(guó)無(wú)線電公司(RCA）成功制備出世界上首個(gè)平面CMOS集成電路。此后，平面CMOS集成電路就遵從摩爾定律持續(xù)地縮小尺寸，從而持續(xù)地增大單位面積的晶體管集成度。

1971年,Intel公司發(fā)布了第一個(gè)由平面場(chǎng)效應(yīng)晶體管技術(shù)制作的微處理器芯片4004，該芯片包含了2250個(gè)晶體管。1985年 Intel 公司發(fā)布了基于1.5um平面CMOS集成電路技術(shù)制作的386微處理器。2002年,Intel公司進(jìn)而推出了90nm工藝節(jié)點(diǎn)的平面CMOS集成電路技術(shù)，該技術(shù)使得集成電路開(kāi)始使用應(yīng)變硅(Strained Silicon）技術(shù)和高速銅互連技術(shù)來(lái)提升電路整體性能。Intel公司于2007年發(fā)布了45nm工藝節(jié)點(diǎn)的平面CMOS集成電路工藝技術(shù)，該技術(shù)首次引入了高k金屬柵（HKMG）結(jié)構(gòu)，并推出了基于此項(xiàng)工藝技術(shù)的新型多核處理器。

四、雙擴(kuò)散金屬氧化物集成電路

雙擴(kuò)散金屬氧化物半導(dǎo)體(DMOS）器件是一種較典型且應(yīng)用較為廣泛的高壓功率半導(dǎo)體器件。 DMOS器件通過(guò)在源漏之間增加低摻雜的漂移區(qū)，使得電壓絕大部分落在低摻雜漂移區(qū)上，從而提高了器件的耐壓能力，使其可作為集成電路中的功率MOS器件。

根據(jù)結(jié)構(gòu)的不同， DMOS器件可分為橫向（水平）雙擴(kuò)散MOS (LDMOS）和垂直（縱向）雙擴(kuò)散MOS (VDMOS）兩種 。隨著技術(shù)的發(fā)展，已經(jīng)可以實(shí)現(xiàn)三層擴(kuò)散，所以現(xiàn)在LDMOS的英文全稱(chēng)常指Laterally Diffused MOS，VDMOS的英文全稱(chēng)常指Vertical Diffused MOS。1969年，Y. Tarui等人提出了橫向雙擴(kuò)散MOS技術(shù)，如下圖a所示，利用二次擴(kuò)散的方式以及不同摻雜濃度的擴(kuò)散，形成橫向溝道，而低摻雜的漂移區(qū)能夠保障器件的耐高壓能力。傳統(tǒng)的LDMOS器件不同電極的擴(kuò)散區(qū)域是相互隔開(kāi)的，這樣可以減少電容效應(yīng)。同時(shí)橫向雙擴(kuò)散LDMOS器件中的源(S)、漏(D)、柵（G)三個(gè)極可以均勻分布在芯片器件的表面，適合傳統(tǒng)半導(dǎo)體光刻工藝的規(guī)?；a(chǎn)，但是硅片的集成度會(huì)略低一些。

1979年 H.W.Collins等人提出了垂直雙擴(kuò)散MOS ( VDMOS）結(jié)構(gòu)，如下圖b所示。VDMOS器件同樣是利用二次擴(kuò)散形成不同的電極擴(kuò)散區(qū)，但是低摻雜漂移區(qū)的通道為垂直方向，同時(shí)漏極（D)分布在器件的下表面，因此可以提升器件的耐高壓能力及承受更為苛刻的高壓環(huán)境。VDMOS器件的漏極是從硅片下表面引出的，而源極（S）和柵極（G）則是分布在硅片的上表面，此種結(jié)構(gòu)可提高系統(tǒng)的集成度并降低芯片成本。

與常見(jiàn)的傳統(tǒng)CMOS器件相比，雙擴(kuò)散 DMOS器件增加了一個(gè)低摻雜的漂移區(qū)，故提高了耐高壓能力。 由于LDMOS 和 VDMOS在漂移區(qū)通道方向上的明顯不同，因而表現(xiàn)出不同的性能特點(diǎn)和不同的應(yīng)用領(lǐng)域。LDMOS工藝是較為成熟的工藝，與傳統(tǒng)的CMOS工藝或其他半導(dǎo)體工藝兼容，通常應(yīng)用在對(duì)開(kāi)關(guān)速度要求不高的高壓環(huán)境中。而VDMOS具有更快的開(kāi)關(guān)速度、驅(qū)動(dòng)功率小、頻率特性好等特點(diǎn)，已被廣泛應(yīng)用于各種消費(fèi)電子及工業(yè)控制領(lǐng)域。

目前，DMOS工藝已經(jīng)很成熟，應(yīng)用越來(lái)越廣泛，臺(tái)積電、格芯(CF)、三星和中芯國(guó)際等都已經(jīng)規(guī)模量產(chǎn)DMOS工藝集成電路。DMOS已大量應(yīng)用在高壓以及高頻電子電路中:在20V以內(nèi)的工作電壓下,用于手機(jī)及數(shù)碼相機(jī)等;在20~100V的工作電壓下，用于計(jì)算機(jī)、機(jī)頂盒、汽車(chē)音響、電動(dòng)機(jī)控制器以及顯示器等;在100 ~800V的工作電壓下，用于電視機(jī)、熱水器、洗衣機(jī)、電機(jī)控制器、電源適配器等大家電及工業(yè)電器等;而在800V 以上的工作電壓下，更是DMOS應(yīng)用的強(qiáng)項(xiàng)，如用于高壓變頻器、發(fā)電機(jī)組、變電設(shè)備等。