PCIE 6.0 (二)

基本結(jié)構(gòu)和功能層介紹

⊙RC和EP ⊙layer

0****1

**###

PCIE 的拓?fù)浣Y(jié)構(gòu)

**

首先為大家說(shuō)明一下，在電路中一條鏈路表示兩個(gè)組件之間的dual-simplex通信通道。 基本的 PCI Express 鏈路由兩個(gè)低電壓、差分驅(qū)動(dòng)的信號(hào)對(duì)組成：一個(gè)發(fā)送對(duì)和一個(gè)接收對(duì)。同時(shí)在PCIE中術(shù)語(yǔ) GT/s 用于指代在lane上每秒傳輸?shù)木幋a位數(shù)，這里lane指的就是一組差分信號(hào)對(duì)（一對(duì)用于傳輸，一對(duì)用于接收）。 為了擴(kuò)展帶寬，一個(gè)鏈路可以聚合多個(gè)通道，表示為xN 其中 N 可以是任何受支持的鏈路寬度。 以 2.5 GT/s 數(shù)據(jù)速率運(yùn)行的 x8 鏈路代表每個(gè)方向上原始帶寬的總帶寬為 20 G bits。

PCIE的結(jié)構(gòu)由一組互連組件的點(diǎn)對(duì)點(diǎn)鏈路組成下圖顯示了該拓?fù)浣Y(jié)構(gòu)。此圖說(shuō)明了兩個(gè)層次結(jié)構(gòu)，一個(gè)層次結(jié)構(gòu)由一個(gè)根聯(lián)合體 (Root complex,RC) 組成，另一個(gè)則是多個(gè)端點(diǎn)(Endpoint,EP)和多個(gè)交換機(jī)(Switch)組成，他們通過(guò) PCI Express 鏈路互連。

RC

• RC 表示將 CPU/內(nèi)存子系統(tǒng)連接到 I/O 的 I/O 層次結(jié)構(gòu)的根。如上圖所示，一個(gè)RC 可以支持一個(gè)或多個(gè)PCI Express 端口。 每個(gè)接口定義一個(gè)單獨(dú)的層次結(jié)構(gòu)域。 每個(gè)層次結(jié)構(gòu)域可以由單個(gè)端點(diǎn)或包含一個(gè)或多個(gè) Switch 組件和端點(diǎn)子層次結(jié)構(gòu)組成
• 與 Switch 的規(guī)則不同，在層次結(jié)構(gòu)域之間對(duì)等路由事務(wù)時(shí)，通常允許 RC 將數(shù)據(jù)包拆分為更小的數(shù)據(jù)包例如，將具有 256 字節(jié)有效負(fù)載的單個(gè)數(shù)據(jù)包拆分為 兩個(gè) 128 字節(jié)有效負(fù)載的數(shù)據(jù)包。 生成的數(shù)據(jù)包受本規(guī)范中包含的正常數(shù)據(jù)包形成規(guī)則的約束（例如，Max_Payload_Size, Read Completion Boundary

與 Switch 的規(guī)則不同，在層次結(jié)構(gòu)域之間對(duì)等路由事務(wù)時(shí)，通常允許 RC 將數(shù)據(jù)包拆分為更小的數(shù)據(jù)包（除了下面提到的），例如，將具有 256 字節(jié)有效負(fù)載的單個(gè)數(shù)據(jù)包拆分為 兩個(gè) 128 字節(jié)有效負(fù)載的數(shù)據(jù)包。 生成的數(shù)據(jù)包受本規(guī)范中包含的正常數(shù)據(jù)包形成規(guī)則的約束（例如，Max_Payload_Size、Read Completion Boundary

（RCB）等）。

EP

Endpoint指的是一種功能，它可以代表自己或代表不同的非 PCI Express 設(shè)備（PCI 設(shè)備或主機(jī) CPU 除外）作為 PCI Express 事務(wù)的請(qǐng)求者或完成者，例如 PCI Express 連接圖形控制器或 PCI Express-USB 主機(jī)控制器。 端點(diǎn)分為傳統(tǒng)、PCI Express 或根復(fù)合體集成端點(diǎn) (RCiEP)

SWITCH

Switch的概念是在PCI-E時(shí)代引入的，其相對(duì)于橋最大的一個(gè)本質(zhì)區(qū)別就是同一個(gè)Bus內(nèi)部的多個(gè)角色之間采用的是Switch交換而不是Bus。PCI-X時(shí)代真的是使用共享Bus傳遞數(shù)據(jù)，這就意味著仲裁，意味著低效率。然而，PCI-E保留了PCI-X體系的基本概念，比如依然沿用“Bus”這個(gè)詞，以及“橋/Bridge”這個(gè)詞，但是這兩個(gè)角色都成為了虛擬角色。一個(gè)Switch相當(dāng)于一個(gè)虛擬橋+虛擬Bus的集合體，每個(gè)虛擬橋（VB）之下只能連接一個(gè)端點(diǎn)設(shè)備（也就是最終設(shè)備/卡，End Point/EP）或者級(jí)聯(lián)另外一個(gè)Switch，而不能連接到一個(gè)Bus，因?yàn)槲锢鞡us已經(jīng)沒(méi)了。這種Fanout形式依然必須遵循樹(shù)形結(jié)構(gòu)，因?yàn)闃?shù)形結(jié)構(gòu)最簡(jiǎn)單，沒(méi)有環(huán)路，不需要考慮復(fù)雜路由。

0****2

**## PCIe 的分層結(jié)構(gòu)

**

PCI Express 使用數(shù)據(jù)包在組件之間傳遞信息。 數(shù)據(jù)包在事務(wù)和數(shù)據(jù)鏈路層中形成，以將信息從傳輸組件傳送到接收組件。 當(dāng)傳輸?shù)臄?shù)據(jù)包流經(jīng)其他層時(shí)，它們會(huì)使用處理這些層上的數(shù)據(jù)包所需的附加信息進(jìn)行擴(kuò)展。 在接收端發(fā)生相反的過(guò)程，數(shù)據(jù)包從它們的物理層表示轉(zhuǎn)換為數(shù)據(jù)鏈路層表示，最后（對(duì)于事務(wù)層數(shù)據(jù)包）轉(zhuǎn)換為接收設(shè)備的事務(wù)層可以處理的形式。下圖表示一個(gè)傳輸?shù)膱?bào)文在不同層攜帶的信息。

Transaction Layer

PCIE架構(gòu)的上層是事務(wù)層。 事務(wù)層的主要職責(zé)是組裝和拆卸 TLP（Transaction Layer Packet）。 TLP 用于通信事務(wù)，例如讀取和寫(xiě)入，以及某些類型的事件。 事務(wù)層還負(fù)責(zé)管理 TLP 的基于信用的流量控制。 每個(gè)需要響應(yīng)數(shù)據(jù)包的請(qǐng)求數(shù)據(jù)包都被實(shí)現(xiàn)為拆分事務(wù)。 每個(gè)數(shù)據(jù)包都有一個(gè)唯一的標(biāo)識(shí)符，使響應(yīng)數(shù)據(jù)包能夠被定向到正確的發(fā)起者。 數(shù)據(jù)包格式支持不同形式的尋址，具體取決于事務(wù)類型（內(nèi)存、I/O、配置和消息）。 數(shù)據(jù)包還可能具有諸如無(wú)監(jiān)聽(tīng)、寬松排序和基于 ID 排序 (IDO) 等屬性。

Transaction Layer 支持四種地址空間：它包括三種 PCI 地址空間（內(nèi)存、I/O 和配置）并增加了消息空間。 此規(guī)范使用消息空間來(lái)支持所有先前的邊帶信號(hào)，例如中斷、電源管理請(qǐng)求等，作為帶內(nèi)消息事務(wù)。 可以將 PCI Express 消息報(bào)文視為“虛擬線路”，因?yàn)樗鼈兊淖饔檬窍脚_(tái)實(shí)現(xiàn)中當(dāng)前使用的大量邊帶信號(hào)。

Data Link Layer

PCIE中的中間層，即數(shù)據(jù)鏈路層，充當(dāng)事務(wù)層和物理層之間的中間階段。 數(shù)據(jù)鏈路層的主要職責(zé)包括鏈路管理和數(shù)據(jù)完整性，包括錯(cuò)誤檢測(cè)和錯(cuò)誤糾正。

數(shù)據(jù)鏈路層的傳輸端接受事務(wù)層組裝的TLP，計(jì)算并應(yīng)用數(shù)據(jù)保護(hù)碼和TLP序列號(hào)，并將它們提交給物理層以跨鏈路傳輸。接收數(shù)據(jù)鏈路層負(fù)責(zé)檢查接收到的完整性 TLP 并將它們提交給事務(wù)層進(jìn)行進(jìn)一步處理。 在檢測(cè)到 TLP 錯(cuò)誤時(shí)，該層負(fù)責(zé)請(qǐng)求重傳 TLP，直到信息被正確接收，或者鏈路被確定失敗。

數(shù)據(jù)鏈路層還生成和使用用于鏈路管理功能的數(shù)據(jù)包。 為了將這些數(shù)據(jù)包與事務(wù)層 (TLP) 使用的數(shù)據(jù)包區(qū)分開(kāi)來(lái)，在指代在數(shù)據(jù)鏈路層生成和使用的數(shù)據(jù)包時(shí)，將使用數(shù)據(jù)鏈路層數(shù)據(jù)包 (DLLP)。

Physical Layer

物理層包括用于接口操作的所有電路，包括驅(qū)動(dòng)器和輸入緩沖器、并行到串行和串行到并行的轉(zhuǎn)換、PLL(s) 和阻抗匹配電路。 它還包括與接口初始化和維護(hù)相關(guān)的邏輯功能。 物理層以特定于實(shí)現(xiàn)的格式與數(shù)據(jù)鏈路層交換信息。 該層負(fù)責(zé)將從數(shù)據(jù)鏈路層接收到的信息轉(zhuǎn)換為適當(dāng)?shù)男蛄谢袷?，并以與連接到鏈路另一端的組件兼容的頻率和寬度通過(guò) PCI Express 鏈路傳輸它。

PCI Express 架構(gòu)具有“掛鉤”，可通過(guò)速度升級(jí)和高級(jí)編碼技術(shù)支持未來(lái)的性能增強(qiáng)，通俗點(diǎn)來(lái)說(shuō)即PCIE 6.0架構(gòu)完全兼容PCIE5.0 及以下版本。