東京電子成功開發(fā)400層堆疊3D NAND閃存技術(shù)
東京電子9日宣布，成功開發(fā)出了可以用于制造400段以上堆砌而成的3d nand閃存的“存儲器洞蝕刻技術(shù)”。研究組開發(fā)的新技術(shù)首次使電蝕在低溫下也能應用，發(fā)明了具有很高蝕覺速度的系統(tǒng)。
這一創(chuàng)新技術(shù)可在短短33分鐘內(nèi)完成10微米深度的刻蝕，比以往的技術(shù)大大縮短了時間。東京電子方面表示：“如果應用該技術(shù)，不僅有助于制造高容量3d nand，還可以減少84%的地球變暖危險。”
東京電子表示，開發(fā)該技術(shù)的小組將于6月11日至16日在日本京都舉行的“2023年招待所集成電路技術(shù)及工程研討會”上發(fā)表最新成果和報告書。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
3D
+關(guān)注
關(guān)注
9文章
3013瀏覽量
115113 -
刻蝕
+關(guān)注
關(guān)注
2文章
220瀏覽量
13783
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
從3D堆疊到二維材料：2026年芯片技術(shù)全面突破物理極限
2026年半導體行業(yè)跨越物理極限：3D堆疊芯片性能提升300%，二維材料量產(chǎn)為1納米工藝鋪路。探討芯片技術(shù)在算力、能耗與全球化合作中的關(guān)鍵進展。
簡單認識3D SOI集成電路技術(shù)
在半導體技術(shù)邁向“后摩爾時代”的進程中，3D集成電路（3D IC）憑借垂直堆疊架構(gòu)突破平面縮放限制，成為提升性能與功能密度的核心路徑。
淺談2D封裝，2.5D封裝，3D封裝各有什么區(qū)別？
集成電路封裝技術(shù)從2D到3D的演進，是一場從平面鋪開到垂直堆疊、從延遲到高效、從低密度到超高集成的革命。以下是這三者的詳細分析：
Socionext推出3D芯片堆疊與5.5D封裝技術(shù)
、3D及5.5D的先進封裝技術(shù)組合與強大的SoC設計能力，Socionext將提供高性能、高品質(zhì)的解決方案，助力客戶實現(xiàn)創(chuàng)新并推動其業(yè)務增長。
【「AI芯片：科技探索與AGI愿景」閱讀體驗】+半導體芯片產(chǎn)業(yè)的前沿技術(shù)
閃存。
現(xiàn)在應用于邏輯芯片，還在起步階段。
2）3D堆疊技術(shù)面臨的挑戰(zhàn)
3D堆疊
發(fā)表于 09-15 14:50
iTOF技術(shù)，多樣化的3D視覺應用
視覺傳感器對于機器信息獲取至關(guān)重要，正在從二維（2D）發(fā)展到三維（3D），在某些方面模仿并超越人類的視覺能力，從而推動創(chuàng)新應用。3D 視覺解決方案大致分為立體視覺、結(jié)構(gòu)光和飛行時間 （TOF）
發(fā)表于 09-05 07:24
EtherCAT科普系列（17）：EtherCAT技術(shù)在多自由度 3D 打印領域應用
3D打印技術(shù)即三維快速成型打印技術(shù)，是一種新型增材制造方式。區(qū)別于傳統(tǒng)的“減材制造技術(shù)”，3D打印通過數(shù)字化模型離散目標實體模型，再通過材料
SK海力士321層4D NAND的誕生
）領域也不斷推進技術(shù)革新，強化競爭力。NAND產(chǎn)品的數(shù)據(jù)存儲量取決于單元1（cell）堆疊的高度，而提升堆疊層數(shù)正是競爭力的關(guān)鍵所在。
什么是Flash閃存以及STM32使用NAND Flash
電流供應的條件下也能夠長久地保持數(shù)據(jù)，其存儲特性相當于硬盤，這項特性正是閃存得以成為各類便攜型數(shù)字設備的存儲介質(zhì)的基礎。
分類
NOR和NAND是市場上兩種主要的非易失閃存技術(shù)。
在1
發(fā)表于 07-03 14:33
TechWiz LCD 3D應用：局部液晶配向
，并增加Condition層
此層為局部摩擦的層，所以要注意區(qū)域的設置；
設置完成后要生成mesh文件
2.2在TechWiz LCD 3D軟件中將Local Mask的頂部以及底部
發(fā)表于 06-16 08:46
Flash閃存技術(shù)是什么？創(chuàng)世SD NAND Flash又有何獨特之處？#嵌入式開發(fā) #存儲芯片 #閃存
閃存
深圳市雷龍發(fā)展有限公司
發(fā)布于 :2025年06月05日 17:58:25
SK海力士UFS 4.1來了，基于321層1Tb TLC 4D NAND閃存
電子發(fā)燒友網(wǎng)綜合報道，SK海力士宣布公司成功開發(fā)出搭載全球最高321層1Tb（太比特，Terabit）TLC（Triple Level Cell）4
芯片晶圓堆疊過程中的邊緣缺陷修整
視為堆疊邏輯與內(nèi)存、3D NAND，甚至可能在高帶寬存儲(HBM)中的多層DRAM堆疊的關(guān)鍵技術(shù)。垂直堆
3D閃存的制造工藝與挑戰(zhàn)
3D閃存有著更大容量、更低成本和更高性能的優(yōu)勢，本文介紹了3D閃存的制造工藝與挑戰(zhàn)。
3D封裝與系統(tǒng)級封裝的背景體系解析介紹
的核心技術(shù)，正在重塑電子系統(tǒng)的集成范式。3D封裝通過垂直堆疊實現(xiàn)超高的空間利用率，而SiP則專注于多功能異質(zhì)集成，兩者共同推動著高性能計算、人工智能和物聯(lián)網(wǎng)等領域的
工商網(wǎng)監(jiān)
評論