這種搞二元對立的比較，沒有任何意義，因為二者面臨的對象就是不同的。就國內(nèi)目前的情況來看，設(shè)計的工作量大都是無形的，而驗證的工作量基本都是有形的。

從coding的角度來看，DV的work load遠比DE要大，所以有些公司為了滿足deadline會要求de和dv要達到1:1.5（預(yù)算不足），乃至1:2（預(yù)算充足）的配比。而且，即使達到上述比例，就比較單位coding時間，DV仍然遠高于DE。

所以從spec review后的RTL coding開始到sign off前，DV的debug時間會占掉整個前端開發(fā)的7成。

原因1:DV的很多工作對DE存在依賴性。

RTL沒有release前，DV是沒有辦法進行sanity case的調(diào)試的，換句話說，此時驗證環(huán)境是打不通的，后續(xù)的工作很多都會被pending住。其次RTL中如果存在基礎(chǔ)性的bug沒有及時fix，又會反過頭來影響DV環(huán)境的進度。所以，DV的速度快，DE的速度未必會快，但DE的速度慢，DV的速度一定快不了。

原因2:DV code受spec影響的程度遠高于RTL。

因為DV code大多是面向?qū)ο笳Z言編寫的，其質(zhì)量很大程度上受制于owner的水平，而且即使是頂級驗證工程師也沒法精確預(yù)判模塊未來的繼承關(guān)系，所以絕對的，可永恒復(fù)用的驗證環(huán)境是不存在的。當(dāng)IP的功能發(fā)生結(jié)構(gòu)性改變的時候，對DV owner無異于重寫環(huán)境，所以經(jīng)常會出現(xiàn)RTL小改，DV環(huán)境大改的情況。

原因3:RTL不僅僅需要經(jīng)過可綜合性檢查，還需要經(jīng)過可復(fù)用性檢查。

僅從code上來說，RTL的繼承關(guān)系遠比DV code要明顯。再退一步說，即使重寫RTL，對DE來說，整體工作量仍可控制在可接受的范圍內(nèi)。

原因4:DE和DV的工作重心不同。

DE的工作很大一部分時間是在寫微架構(gòu)和design spec，RTL coding的時間其實只占一小部分（包括找出bug后的fix time）。而DV要在學(xué)習(xí)完微架構(gòu)后，需要對各個feature進行充分的驗證，這涉及到最后整個block的完備性和可靠性的問題，自然需要投入大量的時間完善各種 corner case。

原因5:投入周期。

DV的投入周期從前期的微架構(gòu)review到tapeout前是full time，從RTL release到RTL freeze之間基本coding不間斷，所以“可見的”工作量遠遠高于DE，“體力活”的特征十分明顯。

綜上所述，DE的工作相比之下需要更高的思維強度，需要花時間coding的“簡單勞動”并不多。而DV的工作中，各種“雜活”太多，對微架構(gòu)的參與度并不高。但是，一旦DV owner將自己從繁雜的環(huán)境改動和基本case的編寫中解放出來，持續(xù)深化對設(shè)計和軟件的理解，其戰(zhàn)斗指數(shù)會飆升，對微架構(gòu)的參與度和話語權(quán)也將大大提高...這就是我們所謂的高檔位DV。

一款復(fù)雜soc芯片的設(shè)計，從設(shè)計到驗證，從前端到后端，乃至軟件團隊，需要數(shù)百人的參與，這其中蘊含著集體的智慧和勞動。

沒有哪個單一個體或部門可以貪天之功為己任。

編輯：黃飛