chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      PCIe接口的PCB布局布線要求

      凡億PCB ? 來(lái)源：未知 ? 2023-08-13 09:10 ? 次閱讀
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

      PCI-Express，簡(jiǎn)稱“PCI-e”是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)，PCI-E屬于高速串行點(diǎn)對(duì)點(diǎn)雙通道高帶寬傳輸，所連接的設(shè)備分配獨(dú)享通道帶寬，不共享總線帶寬，它的主要優(yōu)勢(shì)就是數(shù)據(jù)傳輸速率高。

      PCI-E2.0和PCI-E3.0主要存在以下不同：

      1）最大數(shù)據(jù)率不同：PCI-E 2.0只能提供5GT/S的最大數(shù)據(jù)率，而PCI-E 3.0的數(shù)據(jù)傳輸率則達(dá)到了8GT/S，提高了總線帶寬。PCI-E 3.0規(guī)范將數(shù)據(jù)傳輸率提升到8GT/S，并且保持了對(duì)PCI-E 2.x/1.x的向下兼容，繼續(xù)支持2.5T/S、5T/S信號(hào)機(jī)制。

      2）編碼方式不同：PCI Express 3.0工作在8T/S頻率上，取消了傳統(tǒng)的8b/10b編碼，它將引入包括信號(hào)強(qiáng)化（enhanced signaling）、數(shù)據(jù)完整性（data integrity）、傳輸接收均衡、PLL改善、時(shí)脈數(shù)據(jù)恢復(fù)和通用擴(kuò)展等多項(xiàng)技術(shù)。

      針對(duì)PCI-E2.0和PCI-E3.0的不同特點(diǎn)，對(duì)應(yīng)也有不同的PCB設(shè)計(jì)要求。

      PCI-E接口的PCB設(shè)計(jì)有如下表1所示注意事項(xiàng)：

      a0feb4bc-3975-11ee-9e74-dac502259ad0.png

      表1 PCI-E接口的PCB設(shè)計(jì)要求

      建議在 BGA 區(qū)域的以下位置加地通孔，并建議差分信號(hào)作包地處理，包地線的地孔間隔小于300mil。如圖1所示。

      圖1 PCIe3.0 BGA 區(qū)域扇出走線

      聲明： 本文凡億教育原創(chuàng)文章，轉(zhuǎn)載請(qǐng)注明來(lái)源！投稿/招聘/廣告/課程合作/資源置換請(qǐng)加微信：13237418207

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
      • pcb
        pcb
        +關(guān)注

        關(guān)注

        4382

        文章

        23650

        瀏覽量

        418319

      原文標(biāo)題：PCIe接口的PCB布局布線要求

      文章出處：【微信號(hào)：FANYPCB，微信公眾號(hào)：凡億PCB】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

      收藏 人收藏
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

        評(píng)論

        相關(guān)推薦
        熱點(diǎn)推薦

        嵌入式接口通識(shí)知識(shí)之PCIe接口

        內(nèi)部的各種硬件設(shè)備，如顯卡、網(wǎng)絡(luò)適配器、存儲(chǔ)控制器等。 PCIe接口使用點(diǎn)對(duì)點(diǎn)連接方式，每個(gè)PCIe設(shè)備直接與主板上的PCIe控制器連接，而不需要通過(guò)共享總線。這種點(diǎn)對(duì)點(diǎn)連接架構(gòu)消除了
        發(fā)表于 08-21 16:51

        高速PCB布局/布線的原則

        目錄：一、布線的一般原則1、PCB板知識(shí)2、5-5原則3、20H原則4、3W/4W/10W原則(W:Width)5、重疊電源與地線層規(guī)則6、1/4波長(zhǎng)規(guī)則7、芯片引腳布線二、信號(hào)走線下方添加公共接地
        的頭像 發(fā)表于 05-28 19:34 ?1697次閱讀
        高速<b class='flag-5'>PCB</b><b class='flag-5'>布局</b>/<b class='flag-5'>布線</b>的原則

        高層數(shù)層疊結(jié)構(gòu)PCB的布線策略

        高層數(shù) PCB 的布線策略豐富多樣，具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號(hào)，從低速數(shù)字接口到具有不同信號(hào)完整性要求
        的頭像 發(fā)表于 05-07 14:50 ?1066次閱讀
        高層數(shù)層疊結(jié)構(gòu)<b class='flag-5'>PCB</b>的<b class='flag-5'>布線</b>策略

        高速PCB板的電源布線設(shè)計(jì)

        隨著集成電路工藝和集成度的不斷提高,集成電路的工作電壓越來(lái)越低,速度越來(lái)越快。進(jìn)入新的時(shí)代后,這對(duì)于PCB板的設(shè)計(jì)提出了更高的要求。本文正是基于這種背景下,對(duì)高速PCB設(shè)計(jì)中最重要的環(huán)節(jié)之一一電源
        發(fā)表于 04-29 17:31

        如何布線才能降低MDDESD風(fēng)險(xiǎn)？PCB布局的抗干擾設(shè)計(jì)技巧

        在現(xiàn)代電子產(chǎn)品日益集成化、小型化的趨勢(shì)下，MDDESD（靜電二極管）防護(hù)設(shè)計(jì)變得至關(guān)重要。除了元器件選型，PCB的布線與布局也是影響ESD抗擾性能的關(guān)鍵因素。作為FAE，本文將結(jié)合實(shí)戰(zhàn)經(jīng)驗(yàn)，分享一些
        的頭像 發(fā)表于 04-25 09:43 ?488次閱讀
        如何<b class='flag-5'>布線</b>才能降低MDDESD風(fēng)險(xiǎn)？<b class='flag-5'>PCB</b><b class='flag-5'>布局</b>的抗干擾設(shè)計(jì)技巧

        解決噪聲問(wèn)題試試從PCB布局布線入手

        ，導(dǎo)致產(chǎn)品延期和開發(fā)成本增加。 本文將提供有關(guān)印刷電路板(PCB)布局布線的指南，以幫助設(shè)計(jì)師避免此類噪聲問(wèn)題。作為例子的開關(guān)調(diào)節(jié)器布局采用雙通道同步開關(guān)控制器 ADP1850，第一步
        發(fā)表于 04-22 09:46

        DC-DC 的 PCB布局設(shè)計(jì)小技巧

        的穩(wěn)定性和它的性能起著至關(guān)重要的影響，不恰當(dāng)?shù)?b class='flag-5'>PCB布局，可能會(huì)導(dǎo)致一系列的問(wèn)題，比如： 1，效率過(guò)低芯片過(guò)熱 2、驅(qū)動(dòng)波形的不穩(wěn)定 3、EMI問(wèn)題 4、輸出紋波過(guò)大超標(biāo) 5、芯片不工作或者直接燒毀這些不
        發(fā)表于 03-11 10:48

        104條關(guān)于PCB布局布線的小技巧

        在電子產(chǎn)品設(shè)計(jì)中，PCB布局布線是重要的一步，PCB布局布線的好壞將直接影響電路的性能。 現(xiàn)在，
        的頭像 發(fā)表于 01-07 09:21 ?1521次閱讀
        104條關(guān)于<b class='flag-5'>PCB</b><b class='flag-5'>布局</b><b class='flag-5'>布線</b>的小技巧

        pcb設(shè)計(jì)時(shí)注意事項(xiàng)

        前期確定的外圍結(jié)構(gòu)和接口布局，將元器件合理的排布 到PCB板框范圍內(nèi)。 布線 ? 根據(jù)根據(jù)和整體網(wǎng)表，確定信號(hào)分層和電源分層。 ? 根據(jù)網(wǎng)表，將信號(hào)連接。電源和地處理。 后期處理 ?
        發(fā)表于 12-26 16:51

        從RF到HDMI：傳統(tǒng)接口的現(xiàn)代優(yōu)化

        輸出）兩種標(biāo)識(shí)。 傳統(tǒng)視頻接口的PCB設(shè)計(jì) 一、RF射頻 以下是RF射頻端子的PCB設(shè)計(jì)布局與布線的基本
        發(fā)表于 12-03 20:45

        pcie布線對(duì)信號(hào)傳輸?shù)挠绊?/a>

        隨著計(jì)算機(jī)技術(shù)的發(fā)展，數(shù)據(jù)傳輸速度的要求越來(lái)越高。PCI Express（PCIe）作為一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)，其性能和可靠性在很大程度上取決于布線設(shè)計(jì)。 1. 信號(hào)完整性（SI） 信號(hào)
        的頭像 發(fā)表于 11-13 10:38 ?1635次閱讀

        pcie接口類型及其應(yīng)用

        隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展，數(shù)據(jù)傳輸速度和處理能力的需求也在不斷提高。PCIe（Peripheral Component Interconnect Express）作為一種高效的數(shù)據(jù)傳輸接口，已經(jīng)成為
        的頭像 發(fā)表于 11-13 10:22 ?5098次閱讀

        PCIe接口的工作原理 PCIe與PCI的區(qū)別

        PCI Express（PCIe）是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)，主要用于計(jì)算機(jī)內(nèi)部硬件設(shè)備之間的連接。以下是PCIe接口的工作原理的簡(jiǎn)要概述： 串行通信 ：與傳統(tǒng)的并行PCI總線不同，PC
        的頭像 發(fā)表于 11-06 09:19 ?5143次閱讀

        家用電腦的PCIe接口如何設(shè)計(jì)PCB？

        ，支持主動(dòng)電源管理、錯(cuò)誤報(bào)告、端到端可靠傳輸、熱插拔及服務(wù)質(zhì)量(QoS)等功能。 一、PCIe的接口介紹 PCI-Express接口，通常簡(jiǎn)稱為PCIe，是一種高性能的串行點(diǎn)對(duì)點(diǎn)高帶寬
        的頭像 發(fā)表于 11-05 14:28 ?4640次閱讀
        家用電腦的<b class='flag-5'>PCIe</b><b class='flag-5'>接口</b>如何設(shè)計(jì)<b class='flag-5'>PCB</b>？

        家用電腦的PCIe接口如何設(shè)計(jì)PCB？

        PCI-E X1總線標(biāo)準(zhǔn)規(guī)定的第二條差分信號(hào)線，用于接收數(shù)據(jù)。 三、PCIe接口的PCB設(shè)計(jì) PCI-e x1接口的PCB設(shè)計(jì)需要遵循以下
        發(fā)表于 11-05 14:25