chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

PLL和DLL都是鎖相環(huán),區(qū)別在哪里?

工程師鄧生 ? 來源:未知 ? 作者:劉芹 ? 2023-09-02 15:06 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PLL和DLL都是鎖相環(huán),區(qū)別在哪里?

PLL和DLL都是常用的鎖相環(huán)(Phase Locked Loop)結(jié)構(gòu),在電路設計中具有廣泛的應用。它們的共同作用是將輸入信號和參考信號的相位差控制在一定范圍之內(nèi),并輸出一個與參考信號相位同步的輸出信號。

PLL和DLL的最大區(qū)別是它們反饋環(huán)路的作用方式不同。在PLL中,反饋環(huán)路通過相位檢測器檢測輸入信號和參考信號之間的相位差,并通過一個VCO(Voltage Controlled Oscillator)來調(diào)整輸出信號的相位,使其與參考信號相位保持同步。而在DLL中,則是通過一個延時線或模擬電路來實現(xiàn)反饋環(huán)路來控制輸出信號的相位。

PLL(Phase Locked Loop)鎖相環(huán)

PLL在數(shù)字系統(tǒng)中廣泛使用,能夠精確地控制輸出信號的頻率。其主要由VCO、相位檢測器、低通濾波器和反饋電路組成

輸入信號經(jīng)過相位檢測器以后,輸出的誤差信號進入了低通濾波器,使其成為一個平滑的DC信號。這個DC信號輸入到VCO中,通過調(diào)節(jié)其頻率來控制輸出信號的相位與參考信號相位同步。

PLL的主要應用包括頻率合成、頻率變換、時鐘恢復和同步通信等領域。

PLL的優(yōu)點包括高穩(wěn)定性、高精度和易于控制等。但是,PLL也存在一些缺點,例如輸出的相位誤差較大,且需要精確的參考時鐘源。

DLL(Delay Locked Loop)延時鎖相環(huán)

DLL主要用于時鐘生成、時鐘對齊、數(shù)據(jù)采樣和數(shù)據(jù)提取等領域。其主要由延時線、相位檢測器和環(huán)路濾波器等部分組成。其工作原理是將輸入的時鐘信號延時一定時間后再與原時鐘信號圖像重合,從而實現(xiàn)時鐘對齊,

延時線的長度可以通過眾所周知的基準參考時鐘頻率進行控制,從而使其延遲具有可預測的、一致的、相對穩(wěn)定的性質(zhì)。因此,延時線可以克服信號傳輸距離中的時延變化。

相位檢測器檢測輸入時鐘信號和延時后的時鐘信號之間的相位差,將其轉(zhuǎn)換為數(shù)字信號,并送入環(huán)路濾波器,以控制延時線的長度,從而實現(xiàn)輸出信號與輸入信號相位同步。

DLL的優(yōu)點在于輸出的相位誤差較小、速度較快、成本較低,適用于高速通信和數(shù)字存儲等領域。但是,DLL所實現(xiàn)的是延時,而不是頻率合成,對頻率的改變較為敏感。

總結(jié):

PLL和DLL都是基于反饋控制的鎖相環(huán)結(jié)構(gòu),可以有效地控制輸出信號的相位。它們的主要區(qū)別在于其反饋環(huán)路的作用方式。PLL在數(shù)字系統(tǒng)中應用廣泛,能夠?qū)崿F(xiàn)高穩(wěn)定性和高精度的信號輸出,而DLL適用于高速通信和數(shù)字存儲等領域,其輸出相位誤差較小、速度相對較快。選擇哪種鎖相環(huán)結(jié)構(gòu)應該根據(jù)具體應用場景和性能要求來進行。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 鎖相環(huán)

    關注

    36

    文章

    632

    瀏覽量

    90780
  • 檢測器
    +關注

    關注

    1

    文章

    922

    瀏覽量

    49635
  • dll
    dll
    +關注

    關注

    0

    文章

    120

    瀏覽量

    46645
  • 低通濾波器
    +關注

    關注

    15

    文章

    527

    瀏覽量

    48816
  • pll
    pll
    +關注

    關注

    6

    文章

    976

    瀏覽量

    137545
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    ?CDCVF2510 3.3V鎖相環(huán)時鐘驅(qū)動器技術文檔總結(jié)

    該CDCVF2510是一款高性能、低偏斜、低抖動、鎖相環(huán)PLL) 時鐘驅(qū)動器。它使用鎖相環(huán)PLL) 將反饋 (FBOUT) 輸出與時鐘 (CLK) 輸入信號在頻率和相位上精確對
    的頭像 發(fā)表于 10-08 10:00 ?557次閱讀
    ?CDCVF2510 3.3V<b class='flag-5'>鎖相環(huán)</b>時鐘驅(qū)動器技術文檔總結(jié)

    ?CDCVF2509 3.3V鎖相環(huán)時鐘驅(qū)動器技術文檔總結(jié)

    該CDCVF2509是一款高性能、低偏斜、低抖動、鎖相環(huán)PLL) 時鐘驅(qū)動器。該器件使用 PLL 將反饋 (FBOUT) 輸出與時鐘 (CLK) 輸入信號在頻率和相位上精確對齊。該器件專為與同步
    的頭像 發(fā)表于 09-22 16:22 ?663次閱讀
    ?CDCVF2509 3.3V<b class='flag-5'>鎖相環(huán)</b>時鐘驅(qū)動器技術文檔總結(jié)

    ?CDCVF25081 3.3-V 鎖相環(huán)時鐘驅(qū)動器技術文檔總結(jié)

    CDCVF25081是一款高性能、低偏斜、低抖動、鎖相環(huán)時鐘驅(qū)動器。它使用 PLL 將輸出時鐘在頻率和相位上精確對齊輸入時鐘信號。輸出分為 2 個組,總共 8 個緩沖 CLKIN 輸出。當不存在 CLKIN 信號時,該器件會自動將輸出置于低電平狀態(tài)(掉電模式)。
    的頭像 發(fā)表于 09-22 15:39 ?593次閱讀
    ?CDCVF25081 3.3-V <b class='flag-5'>鎖相環(huán)</b>時鐘驅(qū)動器技術文檔總結(jié)

    ?CDCVF2510A 3.3V鎖相環(huán)時鐘驅(qū)動器技術文檔總結(jié)

    該CDCVF2510A是一款高性能、低偏斜、低抖動、鎖相環(huán)PLL) 時鐘驅(qū)動器。該CDCVF2510A使用鎖相環(huán)PLL) 將反饋 (FBOUT) 輸出在頻率和相位上精確對齊到時
    的頭像 發(fā)表于 09-22 09:21 ?283次閱讀
    ?CDCVF2510A 3.3V<b class='flag-5'>鎖相環(huán)</b>時鐘驅(qū)動器技術文檔總結(jié)

    ?TLC2933A 高性能鎖相環(huán) (PLL) 芯片技術文檔摘要

    該TLC2933A專為鎖相環(huán)PLL)系統(tǒng)設計,由壓控振蕩器(VCO)和邊沿觸發(fā)型相位頻率檢測器(PFD)組成。VCO的振蕩頻率范圍由外部偏置電阻(R ~偏見~ ).VCO在輸出級有一個1/2分頻器
    的頭像 發(fā)表于 09-19 14:50 ?634次閱讀
    ?TLC2933A 高性能<b class='flag-5'>鎖相環(huán)</b> (<b class='flag-5'>PLL</b>) 芯片技術文檔摘要

    【RK3568+PG2L50H開發(fā)板實驗例程】FPGA部分 | Pango 的時鐘資源——鎖相環(huán)

    : Window11 PDS2022.2-SP6.4 芯片型號: PG2L50H-484 2.實驗原理 2.1. PLL 介紹 鎖相環(huán)作為一種反饋控制電路,其特點是利用外部輸入的參考信號來控制環(huán)路內(nèi)部
    發(fā)表于 07-10 10:28

    高壓放大器在鎖相環(huán)穩(wěn)定重復頻率研究中的應用

    實驗名稱: 鎖相環(huán)穩(wěn)定重復頻率的系統(tǒng)分析 實驗內(nèi)容: 針對重復頻率的漂移,引入兩套鎖相環(huán)系統(tǒng)反饋控制兩個激光器的重復頻率,將其鎖定在同一個穩(wěn)定的時鐘源上。本章主要闡述了經(jīng)典鎖相環(huán)的原理,穩(wěn)定重復
    的頭像 發(fā)表于 06-06 18:36 ?487次閱讀
    高壓放大器在<b class='flag-5'>鎖相環(huán)</b>穩(wěn)定重復頻率研究中的應用

    Analog Devices Inc. ADF4382x小數(shù)N分頻鎖相環(huán) (PLL)數(shù)據(jù)手冊

    Analog Devices ADF4382x小數(shù)N分頻鎖相環(huán) (PLL) 是一款高性能、超低抖動、小數(shù)N分頻鎖相環(huán) (PLL)。它集成了壓控振蕩器 (VCO),是5G或數(shù)據(jù)轉(zhuǎn)換器時鐘
    的頭像 發(fā)表于 06-04 11:15 ?736次閱讀
    Analog Devices Inc. ADF4382x小數(shù)N分頻<b class='flag-5'>鎖相環(huán)</b> (<b class='flag-5'>PLL</b>)數(shù)據(jù)手冊

    鎖相環(huán)(PLL)電路設計與應用(全9章)

    內(nèi)容介紹本文檔主要介紹鎖相環(huán)(PLL)電路的設計與應用,內(nèi)容包括PLL工作原理與電路構(gòu)成、PLL電路的傳輸特性、PLL電路中環(huán)路濾波器的設計
    發(fā)表于 04-18 15:34

    鎖相環(huán)是什么意思

    鎖相環(huán)(Phase-Locked Loop,簡稱PLL)是一種廣泛應用于電子系統(tǒng)中的反饋控制系統(tǒng),主要用于頻率合成和相位同步。本文將從鎖相環(huán)的工作原理、基本組成、應用案例以及設計考慮等方面進行詳細闡述,以幫助讀者全面理解這一重要
    的頭像 發(fā)表于 02-03 17:48 ?2106次閱讀

    AN-1420:利用數(shù)字鎖相環(huán)(DPLL)實現(xiàn)相位增建和無中斷切換

    電子發(fā)燒友網(wǎng)站提供《AN-1420:利用數(shù)字鎖相環(huán)(DPLL)實現(xiàn)相位增建和無中斷切換.pdf》資料免費下載
    發(fā)表于 01-13 14:07 ?0次下載
    AN-1420:利用數(shù)字<b class='flag-5'>鎖相環(huán)</b>(DPLL)實現(xiàn)相位增建和無中斷切換

    可編程晶振的鎖相環(huán)原理

    鎖相環(huán)(Phase-LockedLoop,PLL)是一個能夠比較輸出與輸)入相位差的反饋系統(tǒng),利用外部輸入的參考信號控制環(huán)路內(nèi)部振蕩信號的頻率和相位,使振蕩信號同步至參考信號。而鎖相環(huán)
    的頭像 發(fā)表于 01-08 17:39 ?960次閱讀
    可編程晶振的<b class='flag-5'>鎖相環(huán)</b>原理

    基于鎖相環(huán)法的載波提取方案

    電子發(fā)燒友網(wǎng)站提供《基于鎖相環(huán)法的載波提取方案.pdf》資料免費下載
    發(fā)表于 01-07 14:41 ?2次下載

    SN74ALVC164245與SNALVC164245-EP區(qū)別在哪里呢?

    SN74ALVC164245與它的增強型器件SNALVC164245-EP區(qū)別在哪里呢?我對比了數(shù)據(jù)手冊發(fā)現(xiàn)兩種產(chǎn)品在電氣性能上并沒有什么差別,這個“增強”體現(xiàn)在哪里
    發(fā)表于 12-12 08:31

    風電變流器是變頻器嗎 風電變流器和變頻器的區(qū)別在哪里

    變流器也有幾率對頻率進行更改。下面一起來了解一下風電變流器和變頻器的區(qū)別在哪里吧。 一、風電變流器是變頻器嗎 風電變流器是應用于風力發(fā)電機組中的變流器,變流器和變頻器很多人會搞混,那么風電變流器就是變頻器嗎?
    的頭像 發(fā)表于 12-02 01:08 ?2046次閱讀