chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PLL和DLL都是鎖相環(huán),區(qū)別在哪里?

工程師鄧生 ? 來源:未知 ? 作者:劉芹 ? 2023-09-02 15:06 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PLL和DLL都是鎖相環(huán),區(qū)別在哪里?

PLL和DLL都是常用的鎖相環(huán)(Phase Locked Loop)結(jié)構(gòu),在電路設(shè)計(jì)中具有廣泛的應(yīng)用。它們的共同作用是將輸入信號和參考信號的相位差控制在一定范圍之內(nèi),并輸出一個(gè)與參考信號相位同步的輸出信號。

PLL和DLL的最大區(qū)別是它們反饋環(huán)路的作用方式不同。在PLL中,反饋環(huán)路通過相位檢測器檢測輸入信號和參考信號之間的相位差,并通過一個(gè)VCO(Voltage Controlled Oscillator)來調(diào)整輸出信號的相位,使其與參考信號相位保持同步。而在DLL中,則是通過一個(gè)延時(shí)線或模擬電路來實(shí)現(xiàn)反饋環(huán)路來控制輸出信號的相位。

PLL(Phase Locked Loop)鎖相環(huán)

PLL在數(shù)字系統(tǒng)中廣泛使用,能夠精確地控制輸出信號的頻率。其主要由VCO、相位檢測器、低通濾波器和反饋電路組成

輸入信號經(jīng)過相位檢測器以后,輸出的誤差信號進(jìn)入了低通濾波器,使其成為一個(gè)平滑的DC信號。這個(gè)DC信號輸入到VCO中,通過調(diào)節(jié)其頻率來控制輸出信號的相位與參考信號相位同步。

PLL的主要應(yīng)用包括頻率合成、頻率變換、時(shí)鐘恢復(fù)和同步通信等領(lǐng)域。

PLL的優(yōu)點(diǎn)包括高穩(wěn)定性、高精度和易于控制等。但是,PLL也存在一些缺點(diǎn),例如輸出的相位誤差較大,且需要精確的參考時(shí)鐘源。

DLL(Delay Locked Loop)延時(shí)鎖相環(huán)

DLL主要用于時(shí)鐘生成、時(shí)鐘對齊、數(shù)據(jù)采樣和數(shù)據(jù)提取等領(lǐng)域。其主要由延時(shí)線、相位檢測器和環(huán)路濾波器等部分組成。其工作原理是將輸入的時(shí)鐘信號延時(shí)一定時(shí)間后再與原時(shí)鐘信號圖像重合,從而實(shí)現(xiàn)時(shí)鐘對齊,

延時(shí)線的長度可以通過眾所周知的基準(zhǔn)參考時(shí)鐘頻率進(jìn)行控制,從而使其延遲具有可預(yù)測的、一致的、相對穩(wěn)定的性質(zhì)。因此,延時(shí)線可以克服信號傳輸距離中的時(shí)延變化。

相位檢測器檢測輸入時(shí)鐘信號和延時(shí)后的時(shí)鐘信號之間的相位差,將其轉(zhuǎn)換為數(shù)字信號,并送入環(huán)路濾波器,以控制延時(shí)線的長度,從而實(shí)現(xiàn)輸出信號與輸入信號相位同步。

DLL的優(yōu)點(diǎn)在于輸出的相位誤差較小、速度較快、成本較低,適用于高速通信和數(shù)字存儲等領(lǐng)域。但是,DLL所實(shí)現(xiàn)的是延時(shí),而不是頻率合成,對頻率的改變較為敏感。

總結(jié):

PLL和DLL都是基于反饋控制的鎖相環(huán)結(jié)構(gòu),可以有效地控制輸出信號的相位。它們的主要區(qū)別在于其反饋環(huán)路的作用方式。PLL在數(shù)字系統(tǒng)中應(yīng)用廣泛,能夠?qū)崿F(xiàn)高穩(wěn)定性和高精度的信號輸出,而DLL適用于高速通信和數(shù)字存儲等領(lǐng)域,其輸出相位誤差較小、速度相對較快。選擇哪種鎖相環(huán)結(jié)構(gòu)應(yīng)該根據(jù)具體應(yīng)用場景和性能要求來進(jìn)行。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 鎖相環(huán)
    +關(guān)注

    關(guān)注

    36

    文章

    635

    瀏覽量

    91117
  • 檢測器
    +關(guān)注

    關(guān)注

    1

    文章

    932

    瀏覽量

    49944
  • dll
    dll
    +關(guān)注

    關(guān)注

    0

    文章

    120

    瀏覽量

    46846
  • 低通濾波器
    +關(guān)注

    關(guān)注

    15

    文章

    555

    瀏覽量

    49008
  • pll
    pll
    +關(guān)注

    關(guān)注

    6

    文章

    982

    瀏覽量

    138177
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    Altera公司鎖相環(huán)IP核介紹

    鎖相環(huán)(PLL,Phase Lock Loop)的主要作用是實(shí)現(xiàn)輸出時(shí)鐘對輸入?yún)⒖紩r(shí)鐘的相位與頻率的精確跟蹤和同步。鎖相環(huán)(PLL)的主要模塊包括相位頻率檢測器(PFD)、電荷泵、環(huán)路
    的頭像 發(fā)表于 03-06 15:58 ?53次閱讀
    Altera公司<b class='flag-5'>鎖相環(huán)</b>IP核介紹

    探索CDC516:高性能3.3V鎖相環(huán)時(shí)鐘驅(qū)動器

    高性能、低偏斜、低抖動的3.3V鎖相環(huán)PLL)時(shí)鐘驅(qū)動器,專為同步DRAM應(yīng)用而設(shè)計(jì)。 文件下載: cdc516.pdf 一、CDC516概述 CDC516是一款專門為同步DRAM應(yīng)用打造的時(shí)鐘驅(qū)動器
    的頭像 發(fā)表于 02-10 14:55 ?107次閱讀

    CDC2516:高性能鎖相環(huán)時(shí)鐘驅(qū)動器的深度解析

    : cdc2516.pdf 一、CDC2516概述 CDC2516是一款高性能、低偏斜、低抖動的鎖相環(huán)PLL)時(shí)鐘驅(qū)動器,專為同步DRAM應(yīng)用而設(shè)計(jì)。它工作在3.3V的VCC電壓下,能將一個(gè)時(shí)鐘輸入分配到四個(gè)輸出組,每組有四個(gè)輸出,總共提供16個(gè)低偏斜、低抖動的輸入時(shí)鐘
    的頭像 發(fā)表于 02-10 14:50 ?124次閱讀

    CDC509:高性能3.3V鎖相環(huán)時(shí)鐘驅(qū)動器

    Instruments)的CDC509就是一款專為同步DRAM應(yīng)用設(shè)計(jì)的高性能、低偏斜、低抖動的鎖相環(huán)PLL)時(shí)鐘驅(qū)動器。今天我們就來深入了解一下這款產(chǎn)品。 文件下載: cdc509.pdf 產(chǎn)品概述
    的頭像 發(fā)表于 02-10 14:40 ?204次閱讀

    CDCVF25081:高性能鎖相環(huán)時(shí)鐘驅(qū)動器深度解析

    ,一款高性能、低偏斜、低抖動的鎖相環(huán)PLL)時(shí)鐘驅(qū)動器。 文件下載: cdcvf25081.pdf 一、產(chǎn)品特性亮點(diǎn) 1. 架構(gòu)與輸出 CDCVF25081基于鎖相環(huán)技術(shù),是零延遲緩沖器。它將1個(gè)時(shí)鐘輸入轉(zhuǎn)換為2組,每組4個(gè)輸
    的頭像 發(fā)表于 02-10 14:20 ?125次閱讀

    TLC2932A高性能鎖相環(huán)芯片詳解:設(shè)計(jì)與應(yīng)用指南

    TLC2932A高性能鎖相環(huán)芯片詳解:設(shè)計(jì)與應(yīng)用指南 在電子設(shè)計(jì)領(lǐng)域,鎖相環(huán)PLL)是一種至關(guān)重要的電路,它能夠?qū)崿F(xiàn)信號的相位同步和頻率合成,廣泛應(yīng)用于通信、雷達(dá)、儀器儀表等眾多領(lǐng)域。今天要給大家
    的頭像 發(fā)表于 02-10 11:10 ?161次閱讀

    探索TLC2933A高性能鎖相環(huán):特性、應(yīng)用與設(shè)計(jì)要點(diǎn)

    探索TLC2933A高性能鎖相環(huán):特性、應(yīng)用與設(shè)計(jì)要點(diǎn) 在電子設(shè)計(jì)領(lǐng)域,鎖相環(huán)PLL)是實(shí)現(xiàn)頻率合成、信號同步等功能的關(guān)鍵組件。今天,我們將深入探討德州儀器(TI)的TLC2933A高性能
    的頭像 發(fā)表于 02-10 11:10 ?175次閱讀

    ?CDCVF2510 3.3V鎖相環(huán)時(shí)鐘驅(qū)動器技術(shù)文檔總結(jié)

    該CDCVF2510是一款高性能、低偏斜、低抖動、鎖相環(huán)PLL) 時(shí)鐘驅(qū)動器。它使用鎖相環(huán)PLL) 將反饋 (FBOUT) 輸出與時(shí)鐘 (CLK) 輸入信號在頻率和相位上精確對
    的頭像 發(fā)表于 10-08 10:00 ?767次閱讀
    ?CDCVF2510 3.3V<b class='flag-5'>鎖相環(huán)</b>時(shí)鐘驅(qū)動器技術(shù)文檔總結(jié)

    ?CDCVF25081 3.3-V 鎖相環(huán)時(shí)鐘驅(qū)動器技術(shù)文檔總結(jié)

    CDCVF25081是一款高性能、低偏斜、低抖動、鎖相環(huán)時(shí)鐘驅(qū)動器。它使用 PLL 將輸出時(shí)鐘在頻率和相位上精確對齊輸入時(shí)鐘信號。輸出分為 2 個(gè)組,總共 8 個(gè)緩沖 CLKIN 輸出。當(dāng)不存在 CLKIN 信號時(shí),該器件會自動將輸出置于低電平狀態(tài)(掉電模式)。
    的頭像 發(fā)表于 09-22 15:39 ?791次閱讀
    ?CDCVF25081 3.3-V <b class='flag-5'>鎖相環(huán)</b>時(shí)鐘驅(qū)動器技術(shù)文檔總結(jié)

    ?CDCVF2510A 3.3V鎖相環(huán)時(shí)鐘驅(qū)動器技術(shù)文檔總結(jié)

    該CDCVF2510A是一款高性能、低偏斜、低抖動、鎖相環(huán)PLL) 時(shí)鐘驅(qū)動器。該CDCVF2510A使用鎖相環(huán)PLL) 將反饋 (FBOUT) 輸出在頻率和相位上精確對齊到時(shí)
    的頭像 發(fā)表于 09-22 09:21 ?467次閱讀
    ?CDCVF2510A 3.3V<b class='flag-5'>鎖相環(huán)</b>時(shí)鐘驅(qū)動器技術(shù)文檔總結(jié)

    ?TLC2933A 高性能鎖相環(huán) (PLL) 芯片技術(shù)文檔摘要

    該TLC2933A專為鎖相環(huán)PLL)系統(tǒng)設(shè)計(jì),由壓控振蕩器(VCO)和邊沿觸發(fā)型相位頻率檢測器(PFD)組成。VCO的振蕩頻率范圍由外部偏置電阻(R ~偏見~ ).VCO在輸出級有一個(gè)1/2分頻器
    的頭像 發(fā)表于 09-19 14:50 ?865次閱讀
    ?TLC2933A 高性能<b class='flag-5'>鎖相環(huán)</b> (<b class='flag-5'>PLL</b>) 芯片技術(shù)文檔摘要

    【RK3568+PG2L50H開發(fā)板實(shí)驗(yàn)例程】FPGA部分 | Pango 的時(shí)鐘資源——鎖相環(huán)

    : Window11 PDS2022.2-SP6.4 芯片型號: PG2L50H-484 2.實(shí)驗(yàn)原理 2.1. PLL 介紹 鎖相環(huán)作為一種反饋控制電路,其特點(diǎn)是利用外部輸入的參考信號來控制環(huán)路內(nèi)部
    發(fā)表于 07-10 10:28

    高壓放大器在鎖相環(huán)穩(wěn)定重復(fù)頻率研究中的應(yīng)用

    實(shí)驗(yàn)名稱: 鎖相環(huán)穩(wěn)定重復(fù)頻率的系統(tǒng)分析 實(shí)驗(yàn)內(nèi)容: 針對重復(fù)頻率的漂移,引入兩套鎖相環(huán)系統(tǒng)反饋控制兩個(gè)激光器的重復(fù)頻率,將其鎖定在同一個(gè)穩(wěn)定的時(shí)鐘源上。本章主要闡述了經(jīng)典鎖相環(huán)的原理,穩(wěn)定重復(fù)
    的頭像 發(fā)表于 06-06 18:36 ?700次閱讀
    高壓放大器在<b class='flag-5'>鎖相環(huán)</b>穩(wěn)定重復(fù)頻率研究中的應(yīng)用

    Analog Devices Inc. ADF4382x小數(shù)N分頻鎖相環(huán) (PLL)數(shù)據(jù)手冊

    Analog Devices ADF4382x小數(shù)N分頻鎖相環(huán) (PLL) 是一款高性能、超低抖動、小數(shù)N分頻鎖相環(huán) (PLL)。它集成了壓控振蕩器 (VCO),是5G或數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘
    的頭像 發(fā)表于 06-04 11:15 ?1081次閱讀
    Analog Devices Inc. ADF4382x小數(shù)N分頻<b class='flag-5'>鎖相環(huán)</b> (<b class='flag-5'>PLL</b>)數(shù)據(jù)手冊

    鎖相環(huán)(PLL)電路設(shè)計(jì)與應(yīng)用(全9章)

    內(nèi)容介紹本文檔主要介紹鎖相環(huán)(PLL)電路的設(shè)計(jì)與應(yīng)用,內(nèi)容包括PLL工作原理與電路構(gòu)成、PLL電路的傳輸特性、PLL電路中環(huán)路濾波器的設(shè)計(jì)
    發(fā)表于 04-18 15:34