chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

背減薄工藝的原理是什么?背減薄工藝過程介紹

MEMS ? 來源:MEMS ? 2023-09-08 09:32 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

紅外探測器可將不可見的紅外輻射轉換為可測量的電信號。作為中波紅外探測的主流,銻化銦紅外探測器具有穩(wěn)定的器件性能以及高可靠性,占據(jù)了大量的市場份額。作為探測器的核心,混成芯片的性能直接決定了紅外探測器的性能水平,這對器件制備工藝提出了很高的要求。銻化銦混成芯片封裝之前,需要通過背減薄工藝實現(xiàn)其量子效率最大化。

據(jù)麥姆斯咨詢報道,中國電子科技集團有限公司第十一研究所的科研團隊在《紅外》期刊上發(fā)表了以“大面陣銻化銦探測器芯片背減薄工藝技術開發(fā)”為主題的文章。該文章第一作者為李海燕高級工程師,主要從事銻化銦、超晶格紅外探測器方面的研究。

本文從背減薄工藝原理入手,針對大尺寸銻化銦紅外探測器混成芯片的特點,開發(fā)了單點金剛石車削與磨拋相結合的復合背減薄工藝。結果表明,減薄后的器件表面質量滿足工藝要求,雙晶衍射測試達標,封裝后成像質量良好。

背減薄工藝原理

在混成芯片制備過程中,將光敏芯片與讀出電路芯片倒裝互連,采用背光照方式采集光信號。光照射光敏芯片,在其內部被轉換為電信號,然后通過讀出電路的讀出、轉換、放大、去噪等功能實現(xiàn)電信號處理與引出。為了實現(xiàn)量子效率的最大化,提高探測率,減小表面復合速率,使銻化銦體結構中產生的光生電荷得到最大效率的應用,其剩余厚度必須小于少子擴散長度,即30~35 μm。在工藝制備過程中,混成芯片采用背減薄工藝將銻化銦材料厚度從幾百微米減小到十幾微米,如圖1所示。背減薄質量指標(如粗糙度、劃痕、平整度、剩余厚度等)直接影響器件電學性能(如探測率和光響應均勻性),工藝設計直接決定了生產的產能能力、成品率和成本。考慮到銻化銦材料為脆性半導體材料,混成芯片自身存在應力形變,背減薄工藝開發(fā)難度極大(大尺寸銻化銦混成芯片尤甚)。

2584dbd0-4d99-11ee-a25d-92fbcf53809c.png

圖1 背減薄工藝示意圖

背減薄工藝選取

銻化銦背減薄工藝的技術水平主要從兩個方面來考察:一個是表面質量,主要涉及表面平整度、表面粗糙度、表面損傷和表面外觀質量(橘皮、劃痕、霧面)等;另一個是成品率,主要涉及裂紋、裂片、崩邊崩角等形貌問題。表面粗糙度不理想,表面損傷大,形成凹坑、橘皮形貌、相變、位錯等表面損傷時,會造成表面懸掛鍵密度和陷阱密度大。這將吸附雜質離子,形成陷阱中心以及高表面態(tài)密度,可能會增大暗電流,導致器件性能下降。目前,主流減薄工藝基于旋轉磨削原理實現(xiàn)器件減薄(見圖2):將混成芯片倒壓在磨拋盤上;在磨拋盤上加入磨拋液,施加一定的壓力,在磨拋盤、芯片、磨拋料的自轉及公轉效果下,通過材料與磨拋盤、磨拋液產生物理、化學反應,實現(xiàn)材料由粗磨到精拋的加工工藝過程;在此過程中,不斷實現(xiàn)材料減薄,同時不斷去除前一道磨拋的工藝損傷,逐步實現(xiàn)材料表面拋光;最終,通過化學拋光去除精拋損傷層,進一步提高表面質量。該方法作為銻化銦混成芯片背減薄工藝,已經極為成熟,操作簡單,被長期應用于芯片減薄工藝中。隨著超精密加工技術的進步,磨拋工藝可以實現(xiàn)納米級的加工質量。

25db1964-4d99-11ee-a25d-92fbcf53809c.png

圖2 磨拋工藝示意圖

旋轉磨削加工有很多優(yōu)點,其不足在于加工過程中存在大量、長時間的砂輪磨粒機械作用。這不可避免地會在器件表面形成微裂紋等損傷,不僅易引入新的應力,而且易造成裂片。銻化銦材料硬度較低,在磨拋過程中壓力控制不當時極易出現(xiàn)裂紋、裂片情況。該問題在大尺寸混成芯片制備過程中尤為明顯,極大降低了器件成品率。

大尺寸銻化銦混成芯片由于自身存在應力,粘接在玻璃板上時會呈現(xiàn)四角翹曲、中心凹陷的形貌狀態(tài),如圖3所示。在工藝開發(fā)中發(fā)現(xiàn),若在混成芯片因自身應力而存在較大翹曲面型的情況下強行將其壓平磨拋,容易造成芯片裂片,因此需要開發(fā)新的工藝技術方案進行器件減薄。

265904fa-4d99-11ee-a25d-92fbcf53809c.png

圖3 混成芯片翹曲形態(tài)示意圖

本文討論1280×1024元(25 μm)大尺寸銻化銦混成芯片的背減薄工藝。芯片尺寸約為32 mm×26 mm。在大尺寸探測器上實現(xiàn)背減薄需要非常強的工藝控制能力:一方面要嚴格控制工藝損傷,避免在背減薄工藝中裂片,避免因減薄損傷而增加表面態(tài)、增大器件漏電流、降低器件性能;另一方面要實現(xiàn)低粗糙度光滑表面的制備。本文采用單點金剛石車削工藝配合磨拋工藝進行大尺寸銻化銦混成芯片的背減薄。

背減薄工藝過程

單點金剛石車削工藝通過機床控制單點金剛石刀具對材料進行車削。該技術已較為成熟,可實現(xiàn)微米級精度控制和微米級粗糙度加工。

器件表面的加工質量與刀具進給量、金剛石刀頭半徑、刀具磨損、機床的穩(wěn)定性等多種因素相關。因此,無法通過調節(jié)刀具進給量等工藝參數(shù)無限制地優(yōu)化表面質量。實際加工的材料表面的粗糙度要遠大于理論值??紤]到傳統(tǒng)的磨拋工藝已經非常成熟,在損傷及表面粗糙度的控制方面十分穩(wěn)定,因此在本項目研發(fā)中,用單點車削工藝實現(xiàn)高成品率地去除銻化銦材料的大部分厚度,且對損傷控制、表面粗糙度方面的要求降低。通過傳統(tǒng)磨拋工藝進一步減薄和去除單點車削損傷,然后利用更進一步的精拋工藝實現(xiàn)器件對粗糙度的要求,最終實現(xiàn)銻化銦芯片的完全減薄。

車削工藝的操作如圖4所示。首先,將混成芯片粘接在玻璃基板上。測算減薄厚度后將芯片連同玻璃基板放置在車削機床上并加以固定。設置車削參數(shù)后進行車削。在車削機床上設置多級車削參數(shù),使車削過程由粗加工向精細加工逐級進行。減薄初期,車削工藝設置以快速減薄厚度為主要目標。隨著芯片厚度下降,犧牲減薄速度以逐級降低切削損傷與切削粗糙度。圖5所示為車削之后的材料表面??梢钥闯?,采用金剛石單點車削工藝進行器件減薄時,加工后的器件表面完整度良好,表面光亮。與傳統(tǒng)的磨拋減薄工藝相比,該工藝在減薄過程中減少了外來應力帶來的器件裂片風險,極大提高了成品率。

26ace4a8-4d99-11ee-a25d-92fbcf53809c.png

圖4 車削設備加工示意圖

26ed2d6a-4d99-11ee-a25d-92fbcf53809c.png

圖5 減薄后器件表面的形貌圖

由于單點車削屬于大進給粗拋工藝,器件表面會形成一層損傷層。損傷層的存在會嚴重影響器件性能。因此,單點車削步驟完成后,需進行第二步芯片精拋,通過旋轉磨削工藝去除第一階段研磨造成的損傷。單點車削完成后,由于銻化銦厚度大幅減薄,應力及翹曲情況改善。此時將混成芯片倒扣在磨拋設備上,繼續(xù)減薄。裂片風險相比于原始混成芯片極大降低。本文采用的機械化學拋光法(CMP)具有簡單方便、成本低的優(yōu)點。該方法大致分為三個步驟:首先進行粗磨,將材料進行較大厚度量的去除,同時去除單點車削損傷;其次進行粗拋,去除粗磨帶來的損傷并進一步減小銻化銦厚度;最后是精拋,主要去除粗拋損傷,同時進一步降低表面粗糙度。

結果與分析

如圖5和圖6所示,減薄后的混成芯片表面光亮完整。通過顯微觀察沒有發(fā)現(xiàn)劃道、損傷、沾污等情況。采用雙晶衍射方法測試材料損傷。半峰寬值約為8.20~11.90 arcsec,基本達到測試極限,表明背減薄工藝后銻化銦晶片表面晶格的完整性很好。

274a6dcc-4d99-11ee-a25d-92fbcf53809c.png

圖6 器件局部效果圖

該工藝應用于1280×1024元(25 μm)大尺寸銻化銦混成芯片。芯片減薄增透后,將其封裝于微杜瓦結構中進行測試(結果見表1)。圖7為探測器組件的成像效果圖??梢钥闯觯摻M件具有良好性能。

表1 探測器組件的光電性能參數(shù)

27b1d5e8-4d99-11ee-a25d-92fbcf53809c.png

28084d1a-4d99-11ee-a25d-92fbcf53809c.png

圖7 探測器組件的成像效果圖

結束語

與傳統(tǒng)磨拋工藝相比,本文采用單點金剛石車削工藝實現(xiàn)混成芯片大部分厚度的減薄,然后通過磨拋工藝去除單點車削帶來的材料表面損傷。采用單點金剛石車削工藝的優(yōu)勢在于減薄過程中減小了對混成芯片縱向上的壓力,同時隨著芯片厚度的不斷降低,不斷釋放芯片應力,大大減小了裂片率;采用傳統(tǒng)成熟的磨拋工藝去除損傷,在較低工藝難度下即可獲得滿足產品性能要求的混成芯片。該工藝技術尤其適用于大尺寸混成芯片的高質量減薄,對芯片的原始平整度要求低,有利于獲得高均勻性、高質量的混成芯片。







審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 轉換器
    +關注

    關注

    27

    文章

    9395

    瀏覽量

    155707
  • 紅外探測器
    +關注

    關注

    5

    文章

    318

    瀏覽量

    18992
  • CMP
    CMP
    +關注

    關注

    7

    文章

    160

    瀏覽量

    27676
  • 電信號
    +關注

    關注

    1

    文章

    844

    瀏覽量

    21699

原文標題:大面陣銻化銦探測器芯片背減薄工藝技術開發(fā)

文章出處:【微信號:MEMSensor,微信公眾號:MEMS】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    半導體“晶圓背部(Back Grinding)”工藝技術的詳解;

    如有雷同或是不當之處,還請大家海涵。當前在各網(wǎng)絡平臺上均以此昵稱為ID跟大家一起交流學習! 在全球半導體技術飛速迭代的今天,芯片作為支撐現(xiàn)代科技運轉的 “核心引擎”,正朝著更輕薄、高性能的方向加速演進。而晶圓薄技
    的頭像 發(fā)表于 12-31 21:38 ?315次閱讀
    半導體“晶圓背部<b class='flag-5'>減</b><b class='flag-5'>薄</b>(Back Grinding)”<b class='flag-5'>工藝</b>技術的詳解;

    半導體晶圓(Wafer)&amp;劃片工藝技術課件分享;

    如有雷同或是不當之處,還請大家海涵。當前在各網(wǎng)絡平臺上均以此昵稱為ID跟大家一起交流學習! 晶圓(Grinder)是半導體制造過程中一個關鍵的步驟,它主要是為了滿足芯片在性能、封裝、散熱等方面的需求。隨著技術的不斷進步
    的頭像 發(fā)表于 12-01 17:47 ?1426次閱讀
    半導體晶圓(Wafer)<b class='flag-5'>減</b><b class='flag-5'>薄</b>&amp;劃片<b class='flag-5'>工藝</b>技術課件分享;

    PCB工藝路線詳解:加成法 vs 成法,一文讀懂核心差異與未來趨勢

    “ ?隨著電子產品向高密度、輕薄化和高性能方向的不斷演進,作為其核心的 PCB 制造技術也面臨著新的挑戰(zhàn)與機遇。在眾多工藝路線中,傳統(tǒng)的“成法”與新興的“加成法”是兩大核心技術路徑。本文將從技術
    的頭像 發(fā)表于 09-10 11:14 ?8411次閱讀
    PCB<b class='flag-5'>工藝</b>路線詳解:加成法 vs <b class='flag-5'>減</b>成法,一文讀懂核心差異與未來趨勢

    PCB為啥現(xiàn)在行業(yè)越來越流行“淺鉆”了?

    可能是大家想象不到的,1dB,5dB,10dB,20dB甚至更大都有可能。 So,一套專門為提升有stub的過孔性能的加工工藝就應運而生了,那就是鉆,簡單的流程就像下面這樣了。 當然,我們也知道,本身
    發(fā)表于 08-18 16:30

    n型接觸BC電池:通過SiNx/SiON疊層優(yōu)化反射與表面鈍化性能

    接觸(BJBC)電池通過將發(fā)射極和金屬接觸集成于背面,顯著提升了載流子收集效率。本研究采用非真空中斷法制備SiNx/SiON雙層結構,結合Quokka模擬,系統(tǒng)優(yōu)化了BC電池反射與鈍化
    的頭像 發(fā)表于 08-13 09:02 ?1295次閱讀
    n型<b class='flag-5'>背</b>接觸BC電池:通過SiNx/SiON疊層優(yōu)化<b class='flag-5'>減</b>反射與表面鈍化性能

    TSV工藝中的硅晶圓與銅平坦化技術

    本文主要講述TSV工藝中的硅晶圓與銅平坦化。 硅晶圓與銅平坦化作為 TSV 三維集成技術的核心環(huán)節(jié),主要應用于含銅 TSV 互連的
    的頭像 發(fā)表于 08-12 10:35 ?1617次閱讀
    TSV<b class='flag-5'>工藝</b>中的硅晶圓<b class='flag-5'>減</b><b class='flag-5'>薄</b>與銅平坦化技術

    毫米之間定成?。篜CB鉆深度設計與生產如何精準把控

    效果 ——過深可能擊穿目標層電路,過淺則殘留 stub 導致信號惡化,因此需從設計、設備、工藝、校準等多維度協(xié)同控制。 一、設計階段:明確深度基準與理論參數(shù) 鉆深度的理論值需基于 PCB 結構精準
    發(fā)表于 07-28 14:20

    研磨盤在哪些工藝中常用

    研磨盤在多種工藝中都是不可或缺的工具,主要用于實現(xiàn)工件表面的高精度加工和成形。以下是研磨盤常用的工藝領域及具體應用: ? 一、半導體制造工藝 ? ? 晶圓
    的頭像 發(fā)表于 07-12 10:13 ?985次閱讀

    晶圓工藝分為哪幾步

    ”,也叫 Back Grinding(BG),是將晶圓(Wafer)背面研磨至目標厚度的工藝步驟。這個過程通常發(fā)生在芯片完成前端電路制造、被切割前(即晶圓仍然整體時),是連接芯片
    的頭像 發(fā)表于 05-30 10:38 ?1751次閱讀

    對后續(xù)晶圓劃切的影響

    完成后,晶圓才會進入封裝環(huán)節(jié)進行處理。晶圓為什么要封裝階段對晶圓進行主要基于多重考量
    的頭像 發(fā)表于 05-16 16:58 ?1177次閱讀
    <b class='flag-5'>減</b><b class='flag-5'>薄</b>對后續(xù)晶圓劃切的影響

    簡單認識晶圓薄技術

    英寸晶圓厚度約為670微米,8英寸晶圓厚度約為725微米,12英寸晶圓厚度約為775微米。盡管芯片功能層的制備僅涉及晶圓表面幾微米范圍,但完整厚度的晶圓更有利于保障復雜工藝的順利進行。直至芯片前制程完成后,晶圓才會進入封裝環(huán)節(jié)進行
    的頭像 發(fā)表于 05-09 13:55 ?2110次閱讀

    半導體封裝工藝流程的主要步驟

    半導體的典型封裝工藝流程包括芯片、芯片切割、芯片貼裝、芯片互連、成型固化、去飛邊毛刺、切筋成型、上焊錫、打碼、外觀檢查、成品測試和包裝出庫,涵蓋了前段(FOL)、中段(EOL)、電鍍(plating)、后段(EOL)以及終測
    的頭像 發(fā)表于 05-08 15:15 ?4546次閱讀
    半導體封裝<b class='flag-5'>工藝</b>流程的主要步驟

    信號完整性的守護者:鉆技術

    鉆(BackDrilling)是高速PCB設計中的一項關鍵工藝技術,特別在EDA(電子設計自動化)行業(yè)中得到廣泛應用。隨著信號速率不斷提高,這項技術變得越來越重要。鉆的基本概念
    的頭像 發(fā)表于 03-19 18:29 ?1852次閱讀
    信號完整性的守護者:<b class='flag-5'>背</b>鉆技術

    工藝工藝流程

    本文介紹工藝工藝流程。 本文將解析一下工藝的具體的
    的頭像 發(fā)表于 02-12 09:33 ?2201次閱讀
    <b class='flag-5'>背</b>金<b class='flag-5'>工藝</b>的<b class='flag-5'>工藝</b>流程

    工藝是什么_工藝的作用

    工藝是什么? 金,又叫做背面金屬化。晶圓經過后,用PVD的方法(濺射和蒸鍍)在晶圓的背面鍍上金屬。
    的頭像 發(fā)表于 02-10 12:31 ?2945次閱讀
    <b class='flag-5'>背</b>金<b class='flag-5'>工藝</b>是什么_<b class='flag-5'>背</b>金<b class='flag-5'>工藝</b>的作用