什么是test point

Test point指的是在電路或芯片設(shè)計(jì)中特別添加的電路元件或邏輯，以便在測(cè)試時(shí)可以輕松地檢測(cè)電路的正確性。Test point的添加有助于提高測(cè)試覆蓋率和測(cè)試效率，從而減少測(cè)試成本，加快產(chǎn)品上市時(shí)間。

使用test point的目的

使用test point的目的有：

1、減少確定性pattern的數(shù)量。在某些情況下，測(cè)試覆蓋率也可能會(huì)提高，但通常提高幅度很小；

2、提高random pattern resistant faults的測(cè)試覆蓋率。插入測(cè)試點(diǎn)是為了提高隨機(jī)性pattern控制給定故障點(diǎn)、觀察給定故障點(diǎn)或兩者兼有的概率；

3、提高ATPG期間undetected故障的覆蓋率。

Test Point Insertion****介紹

插入的test point分為control point 和observe point兩類，而其中的control point又可以分為OR control point和AND control point。

Control Point

先來看一下插入OR control point整個(gè)過程中電路的變化情況。

在做完ATPG的report中看到測(cè)試覆蓋率不滿足要求，報(bào)告中一個(gè)例化名為U1024的四輸入與門的輸出端Y有故障。分析該故障點(diǎn)，發(fā)現(xiàn)該點(diǎn)可以單獨(dú)控制或觀察，但當(dāng)將兩種情況結(jié)合在一起時(shí)便無法檢測(cè)到。

于是，我們決定在輸出Y處插入一個(gè)OR control point，調(diào)出電路圖，發(fā)現(xiàn)工具將輸出端Y和一些電路基本單元通過一個(gè)或門連接在一起。

做完Scan后，再次調(diào)出電路圖，發(fā)現(xiàn)左下角的SFF被連接至Scan Chain了。

OR control point的工作原理為：先將Scan_en信號(hào)置為1，通過Scan chain向F1024配值為1。當(dāng)需要控制Y的值時(shí)，可以將test_point_en信號(hào)置1，這樣就可以將最右側(cè)或門的一個(gè)輸入端口控制為1，便可以將輸出控制為1。

AND control point的工作原理與OR control point類似，只是電路結(jié)構(gòu)稍有不同，在此不作過多贅述。

Observe Point

再來介紹一下插入observe point整個(gè)過程中的電路變化。假設(shè)上述U1024四輸入與門的輸入端A0無法觀測(cè)。于是，我們?cè)谳斎攵薃0處插入一個(gè)observe point后，調(diào)出電路圖。

做完Scan后，再次調(diào)出電路圖，同樣發(fā)現(xiàn)右側(cè)的SFF被連接至Scan Chain了。

Observe point的工作原理為：將test_point_en信號(hào)置1，便可以將A0處的值通過與門傳遞至F0001的D端，再將Scan_en信號(hào)置0，將A0處的值暫存在F0001中。最后將Scan_en信號(hào)置1，通過Scan chain將值傳播出去，實(shí)現(xiàn)了對(duì)輸入端A0觀測(cè)的目的。

總結(jié)

插入test point 可能對(duì)電路帶來的一些不利影響：

1、在設(shè)計(jì)中插入 test point 可能需要占用更多的空間，因?yàn)樾枰砑宇~外的電路或信號(hào)線路，這可能會(huì)導(dǎo)致芯片大小的增加，從而增加成本和復(fù)雜性；

2、在設(shè)計(jì)中插入 test point 可能會(huì)影響性能，因?yàn)樾枰砑宇~外的電路或信號(hào)線路，這可能會(huì)引入噪聲或延遲，從而影響芯片的性能。