SoC（System on-chip）與NoC（network-on-chip）

NoC是相對(duì)于SoC的新一代片上互連技術(shù)，要深入了解NoC必須深刻認(rèn)識(shí)SoC，故本文組織結(jié)構(gòu)為：

l SoC架構(gòu)

l SoC的局限性

l SoC設(shè)計(jì)流程

l NoC架構(gòu)

l NOC架構(gòu)優(yōu)勢(shì)

l NoC 和 SoC 的區(qū)別

一.SoC基本架構(gòu)

典型的系統(tǒng)級(jí)芯片結(jié)構(gòu)包括以下部分：

·至少一個(gè)微控制器（MCU）或微處理器（MPU）或數(shù)字信號(hào)處理器（DSP），但是也可以有多個(gè)處理器內(nèi)核;

·存儲(chǔ)器可以是RAM、ROM、EEPROM和閃存中的一種或多種;

·用于提供時(shí)間脈沖信號(hào)的振蕩器和鎖相環(huán)電路;

·由計(jì)數(shù)器和計(jì)時(shí)器、電源電路組成的外設(shè);

·不同標(biāo)準(zhǔn)的連線接口，如USB、火線、以太網(wǎng)、通用異步收發(fā)和序列周邊接口等;

·用于在數(shù)字信號(hào)和模擬信號(hào)之間轉(zhuǎn)換的ADC/DAC;

·電壓調(diào)理電路及穩(wěn)壓器。

片上系統(tǒng)通訊架構(gòu)（System on chip， SoC）SoC整體架構(gòu)圖如下：

二.SoC的局限性

目前，SoC通訊架構(gòu)的設(shè)計(jì)相對(duì)比較成熟。大部分芯片公司芯片制造都采用SoC架構(gòu)。然而，隨著商業(yè)應(yīng)用開(kāi)始不斷追求指令運(yùn)行并存性和預(yù)測(cè)性，芯片中集成的核數(shù)目將不斷增多，基于總線架構(gòu)的SoC將逐漸難以不斷增長(zhǎng)的計(jì)算需求。其主要表現(xiàn)為：

1、可擴(kuò)展性差。SoC系統(tǒng)設(shè)計(jì)是從系統(tǒng)需求分析開(kāi)始，確定硬件系統(tǒng)中的模塊。為了使系統(tǒng)能夠正確工作，SoC中各物理模塊在芯片上的位置是相對(duì)固定的。一旦在物理設(shè)計(jì)完畢后，要進(jìn)行修改，實(shí)際上就有可能是一次重新設(shè)計(jì)的過(guò)程。另一方面，基于總線架構(gòu)的SoC，由于總線架構(gòu)固有的仲裁通信機(jī)制，即同一時(shí)刻只能有一對(duì)處理器核心進(jìn)行通信，限制了可以在其上擴(kuò)展的處理器核心的數(shù)量。

2、平均通信效率低。SoC中采用基于獨(dú)占機(jī)制的總線架構(gòu)，其各個(gè)功能模塊只有在獲得總線控制權(quán)后才能和系統(tǒng)中其他模塊進(jìn)行通信。從整體來(lái)看，一個(gè)模塊取得總線仲裁權(quán)進(jìn)行通信時(shí)，系統(tǒng)中的其他模塊必須等待，直到總線空閑。

3、單一時(shí)鐘同步問(wèn)題?？偩€結(jié)構(gòu)要求全局同步，然而隨著工藝特征尺寸越來(lái)越小，工作頻率迅速上升，達(dá)到10GHz以后，連線延時(shí)造成的影響將嚴(yán)重到無(wú)法設(shè)計(jì)全局時(shí)鐘樹(shù)的程度，而且由于時(shí)鐘網(wǎng)絡(luò)龐大，其功耗將占據(jù)芯片總功耗的大部分。

三.SoC設(shè)計(jì)流程

一個(gè)完整的系統(tǒng)級(jí)芯片由硬件和軟件兩部分組成，其中軟件用于控制硬件部分的微控制器、微處理器或數(shù)字信號(hào)處理器內(nèi)核，以及外部設(shè)備和接口。系統(tǒng)級(jí)芯片的設(shè)計(jì)流程主要是其硬件和軟件的協(xié)同設(shè)計(jì)。

由于系統(tǒng)級(jí)芯片的集成度越來(lái)越高，設(shè)計(jì)工程師必須盡可能采取可復(fù)用的設(shè)計(jì)思路。大部分現(xiàn)今SoC都使用預(yù)定義的IP核（包括軟核、硬核和固核），以可復(fù)用設(shè)計(jì)的方式來(lái)完成快速設(shè)計(jì)。在軟件開(kāi)發(fā)方面，協(xié)議棧是一個(gè)重要的概念，它用來(lái)驅(qū)動(dòng)USB等行業(yè)標(biāo)準(zhǔn)接口。在硬件設(shè)計(jì)方面，設(shè)計(jì)人員通常使用EDA工具將已經(jīng)設(shè)計(jì)好（或者購(gòu)買）的IP核連接在一起，在一個(gè)集成開(kāi)發(fā)環(huán)境（IDE）下集成各種子功能模塊。

下圖不是系統(tǒng)級(jí)芯片的設(shè)計(jì)流程示意圖。

芯片設(shè)計(jì)在被送到晶圓廠進(jìn)行流片生產(chǎn)之前，設(shè)計(jì)人員會(huì)采取不同方式對(duì)其邏輯功能進(jìn)行驗(yàn)證。仿真與驗(yàn)證是SoC設(shè)計(jì)流程中最復(fù)雜，最耗時(shí)的環(huán)節(jié)，約占整個(gè)芯片開(kāi)發(fā)周期的50%~80% ，采用先進(jìn)的設(shè)計(jì)與仿真驗(yàn)證方法已成為SoC設(shè)計(jì)成功的關(guān)鍵。

四、NoC架構(gòu)

Noc的發(fā)展是以SoC為基礎(chǔ)。SoC通常是指在單一芯片上實(shí)現(xiàn)的數(shù)字計(jì)算機(jī)系統(tǒng)，通過(guò)總線完成其中各模塊之間的交互，但隨著半導(dǎo)體工藝和需求的快速發(fā)展，總線的寬度已經(jīng)成為SoC發(fā)展的瓶頸，大大限制了SoC內(nèi)部通信的速度。90年代NoC技術(shù)的提出也是因?yàn)榻梃b了并行計(jì)算機(jī)的互聯(lián)網(wǎng)絡(luò)和以太網(wǎng)絡(luò)的分層思想，二者的相同點(diǎn)有：支持包交換、路由協(xié)議、任務(wù)調(diào)度、可擴(kuò)展等。NoC更關(guān)注交換電路和緩存器的面積占用，在設(shè)計(jì)時(shí)主要考量的方面也是這些。

NoC將宏觀網(wǎng)絡(luò)的通訊措施應(yīng)用于芯片上，每個(gè)核當(dāng)做一個(gè)獨(dú)立的單元，IP核經(jīng)過(guò)網(wǎng)絡(luò)接口與特定的路由器相連。將IP核之間的通信轉(zhuǎn)換為路由器與路由器的通信。通常情況下的NoC架構(gòu)如下圖所示：

R為路由節(jié)點(diǎn)，IP為計(jì)算節(jié)點(diǎn)。

傳統(tǒng)的NoC架構(gòu)主要由路由器節(jié)點(diǎn)、IP核、資源網(wǎng)絡(luò)接口、通道組成。

1、資源節(jié)點(diǎn)：主要包含計(jì)算節(jié)點(diǎn)和存儲(chǔ)節(jié)點(diǎn)。計(jì)算節(jié)點(diǎn)包含處理器即IP核（CPU、DSP等），存儲(chǔ)節(jié)點(diǎn)包含ROM、RAM、DRAM、SDRAM等

2、通信節(jié)點(diǎn)：即路由節(jié)點(diǎn)或路由器，主要負(fù)責(zé)完成IP核之間的數(shù)據(jù)通信任務(wù)。NoC中資源節(jié)點(diǎn)產(chǎn)生一個(gè)數(shù)據(jù)包后，會(huì)通過(guò)特定的接口發(fā)送到源路由器中，源路由器會(huì)讀取數(shù)據(jù)包的頭微片中的地址信息，通過(guò)特定的路由算法計(jì)算出最佳路由路徑，從而樹(shù)立可靠的傳輸?shù)侥康墓?jié)點(diǎn)，最終由目的IP核接收此信息。

3、資源網(wǎng)絡(luò)接口：其功能就是作為通信節(jié)點(diǎn)與功能節(jié)點(diǎn)之間的接口。主要功能有完成數(shù)據(jù)包的封裝與解封裝，在源節(jié)點(diǎn)的資源網(wǎng)絡(luò)接口中將原地址信息以及目的地址信息等封裝到數(shù)據(jù)包的頭微片中；在目的節(jié)點(diǎn)的資源網(wǎng)絡(luò)接口中將原地址信息以及目的地址信息等刪除。

4、通道：實(shí)質(zhì)為雙向金屬鏈路，用以保證節(jié)點(diǎn)間的數(shù)據(jù)傳輸。分為內(nèi)部通道和外部通道，內(nèi)部通道為資源節(jié)點(diǎn)和通信節(jié)點(diǎn)之間的金屬鏈路，外部通道指通信節(jié)點(diǎn)之間的金屬鏈路。

五.NOC架構(gòu)優(yōu)勢(shì)

1、良好的可擴(kuò)展能力。一方面，相比于SoC架構(gòu)，不在受限于總線架構(gòu)，可以擴(kuò)展任意數(shù)量的計(jì)算節(jié)點(diǎn)。另一方面，需要對(duì)系統(tǒng)功能進(jìn)行擴(kuò)展時(shí)，只需要將設(shè)計(jì)好的功能模塊通過(guò)資源網(wǎng)絡(luò)接口植入網(wǎng)絡(luò)，無(wú)需重新設(shè)計(jì)網(wǎng)絡(luò)整體架構(gòu)。

2、較高的通信效率。一方面NoC將IP核之間的數(shù)據(jù)傳輸演變成為路由器之間的數(shù)據(jù)轉(zhuǎn)發(fā)，IP核節(jié)約了一部分的計(jì)算資源。另一方面避免了總線架構(gòu)同一時(shí)刻只能有一對(duì)通信節(jié)點(diǎn)進(jìn)行通信的問(wèn)題，可以實(shí)現(xiàn)同一時(shí)刻多對(duì)節(jié)點(diǎn)通信。

3、功耗。NoC中采用全局異步局部同步的時(shí)鐘機(jī)制，其功耗開(kāi)銷遠(yuǎn)低于SoC。NoC中局部模塊運(yùn)用同步時(shí)鐘域，而全局上采用異步時(shí)鐘，降低了由于全局時(shí)鐘同步所帶來(lái)的動(dòng)態(tài)開(kāi)銷，同時(shí)，NoC中的時(shí)鐘樹(shù)設(shè)計(jì)復(fù)雜度也低于SoC。

4、數(shù)據(jù)傳輸可靠性。隨著集成電路特征尺寸的不斷減小，電路規(guī)模的不斷增大，互連線的寬度和間距也在不斷地減小，線間耦合電容相應(yīng)增大，長(zhǎng)的全局并行總線會(huì)引起較大的串?dāng)_噪聲，從而影響信號(hào)的完整性以及信號(hào)傳輸?shù)恼_性。同時(shí)，互連線上的延遲將成為影響信號(hào)延遲的主要因素，總線結(jié)構(gòu)全局互連線上的延遲將大于一個(gè)時(shí)鐘周期，從而使得時(shí)鐘的偏移很難管理。

六.NoC 和 SoC 的區(qū)別

SoC：System on Chip，中文稱為片上系統(tǒng)，主要是針對(duì) ASIC 或者 chip 來(lái)講的。在 ASIC 設(shè)計(jì)的早期，由于制造工藝和性能等的約束，大部分芯片都單純地實(shí)現(xiàn)某個(gè)特定功能，如處理器內(nèi)核、總線、內(nèi)存控制器、藍(lán)牙等都由各自獨(dú)立的芯片分別實(shí)現(xiàn)，處理器之間的通信也以多顆芯片互連的方式實(shí)現(xiàn)。

隨著制造工藝的提升，以及設(shè)計(jì)能力的增強(qiáng)，單顆 ASIC 的功能越來(lái)越全面和強(qiáng)大，在一顆芯片內(nèi)完全可以實(shí)現(xiàn)諸如處理器內(nèi)核、總線、內(nèi)存控制器、藍(lán)牙等所有的功能。同時(shí)，ASIC 規(guī)模增大導(dǎo)致設(shè)計(jì)愈來(lái)愈復(fù)雜，因此，以 IP 核互連為核心的設(shè)計(jì)方法學(xué)應(yīng)用而生。

這樣，就出現(xiàn)了在一顆芯片里集成了大量的處理器內(nèi)核、總線、控制器等 IP，而處理器內(nèi)核數(shù)量也由曾經(jīng)的單核增大到多核、眾核。在這種情況下，設(shè)計(jì)方法學(xué)完全不同于以往 ASIC 的設(shè)計(jì)方法學(xué)，因此，誕生了 SoC 的概念，以和 ASIC 進(jìn)行區(qū)別。不嚴(yán)格地說(shuō)，一顆 SoC 可以實(shí)現(xiàn)以前多顆 ASIC 構(gòu)成的系統(tǒng)。

NoC：Network on Chip，中文稱之為片上網(wǎng)絡(luò)。隨著 SoC 技術(shù)的發(fā)展，芯片內(nèi)部的 IP 核越來(lái)越多，有可能在一顆芯片中集成了數(shù)以百記的處理器內(nèi)核（包括同構(gòu)處理器內(nèi)核和異構(gòu)處理器內(nèi)核）、數(shù)以千計(jì)控制器 IP 核等等，那么這種情況下 IP 核之間的互聯(lián)就成為 SoC 性能一個(gè)重要組成部分。

而 NoC 技術(shù)的誕生就是為了能夠讓 IP 核之間的通信能夠?qū)崿F(xiàn)高效、高吞吐量、低功耗的目的。因此 NoC 技術(shù)主要研究對(duì)象就是各種互連方法、互連結(jié)構(gòu)，以及 IP 核互聯(lián)網(wǎng)絡(luò)中路由算法。NoC 技術(shù)目前還處于學(xué)術(shù)研究階段，大部分學(xué)術(shù)論文里都是仿真結(jié)果，工業(yè)界也有應(yīng)用實(shí)例，但是比較少。